MOCVD TiN薄膜厚度漂移对于W填充能力的影响

在大规模集成电路的制造过程中，MOCVD TiN因为其优良的覆盖性能和一致性而被广泛用作W和Al材料的扩散阻挡层和连接层材料。本文介绍了MOCVD TiN厚度对于W填充能力的影响。     

互连线工艺中铝上窜至VIA的研究

讨论一种发生在铝互连线工艺中的较为少见的VIA(通孔)失效现象:淀积VIA氮化钛阻挡层后出现下层铝的上窜.通过对于失效的VIA进行失效分析,我们在VIA孔底部发现了一层变异的金属层.EDS成分分析显示它的主要成分是铝,并包含一些钛化铝的成分.这种VIA失效现象的根本成因是在淀积VIA氮化钛阻挡层时,下面金属层的铝被挤入至VIA孔导致VIA的主要填充成分钨无法顺利填入.     

后端互联工艺对集成电路单粒子翻转效应的影响

基于Geant4工具,进行高能粒子入射的蒙特卡洛仿真。介绍了仿真理论,以总反应截面和淀积电荷为参量,研究了后端金属互联工艺对于半导体集成电路单粒子翻转效应(SEE)的影响。实验结果表明,钨层的存在会对半导体器件的单粒子翻转效应有一定的增强作用。金属铝/铜与入射粒子的核反应作用效果相近,相交点对应的电荷淀积量在0.66 pC。大于此电荷量,铝的总反应截面大于铜;而小于此电荷量,则是铜的总反应截面大于铝。欧姆接触的阻挡层钛和氮化钛对单粒子翻转效应略有减缓作用。     

集成电路制造技术展望

简要论述了集成电路的发展和特大规模集成电路中部份硅生产工艺技术近几年的发展趋势。特大规模集成电路仍然朝着较大直径的硅单片和较小的特征尺寸方向发展。当特大规模集成电路特征尺寸在0.1μm以下时，角度限制散射投影电子束光刻和极紫外线光刻以及离子投影光刻等光刻技术是较佳侯选者。离子注入掺杂技术将向高能量与低量离子注入领域发展。淀积可靠耐用的TiN薄膜阻挡层是下一步溅射工艺的发展目标。集成电路的生产将向自动化方向发展。     

28 nm低功耗工艺SRAM失效分析

在28 nm低功耗工艺平台开发过程中,对1.26 V测试条件下出现的SRAM双比特失效问题进行了电性能失效模式分析及物性平面和物性断面分析.指出失效比特右侧位线接触孔底部空洞为SRAM制程上的缺陷所导致.并通过元素成分分析确定接触孔底部钨(W)的缺失,接触孔底部外围粘结阻挡层的氮化钛(TiN)填充完整.结合SRAM写操作的原理从电阻分压的机理上解释了较高压下双比特失效,1.05 V常压下单比特不稳定失效,0.84 V低电压下失效比特却通过测试的原因.1.26 V电压下容易发生的双比特失效是一种很特殊的SRAM失效,其分析过程及结论在集成电路制造行业尤其是对先进工艺制程研发过程具有较好的参考价值.     

一种无线键合的互连技术

混合集成电路分两种：薄膜混合集成电路和厚混合集成电路，薄膜是蒸 发或溅射在微晶玻璃片上或99%陶瓷片上沉积金属膜，通过光刻形成薄膜图形，厚膜通过浆料印刷在96%陶瓷片上经烧结形成必要的厚膜图形。这种成熟的技术已经用在科研生产中。     

半导体六氟化钨的合成方法

六氟化钨是用钨金属与不断循环的含少量氟的ＷＦ气体反应制得，整个反应在中热反应器中进行。高纯度ＷＦ６在生产超大规模集成电路中对钨金属的沉积很有帮助。     

固体电路新技术巡礼

第三十八届国际固体电路年会于今年2月13号到15号在美国旧金山召开,这次会议是对集成电路领域最新进展的一次检阅。在数字集成电路技术领域,一块CPU芯片上集成了一百多万只晶体管,一块逻辑芯片上集成了几十万个门电路,这些技术的应用大大改善了系统的性能。模拟集成技术方面讨论     

铝连线在高端DRAM和FLASH互连金属连线的应用

铝连线工艺作为一种相对成熟的技术以其稳定的工艺，相对低廉的性价比和成熟的技术在超大规模集成电路中得到了广泛的应用。随着芯片集成度不断提高的要求．铜工艺给硅芯片的互连材料带了很大的变化．它以它的低电阻（低30％）在逻辑芯片的的高端应用上（130纳米及以下）优势明显。然而对更在乎制造成本的DRAM和FLASH而言．即使是在110纳米及以下．不断发展更新的铝工艺仍然是很有竞争力的。     

逻辑集成电路的发展预测和对策

介绍了国外逻辑集成电路的发展状况，预测了２０００年前逻辑集成电路的主要技术及发展差距，阐明了逻辑集成电路在微电子产业及军工中的地位，提出加速发展我国逻辑集成电路的对策建议。     

电磁干扰滤波器的制造新方法

提出一种基于集成电路超微细加工技术制造电磁干扰滤波器的薄膜集成制造新技术。该技术主要是利用现有等平面超大规模集成电路工艺完成电磁线圈的制造，使之符合现有射频集成电路制造工艺。该技术将满足射频电子系统对轻型化、小型化、单片化的应用要求。     

一种新颖的适合高压集成电路制备的隔离技术

半导体高压器件设计、制造技术的新发展使得高压、功率集成电路的实现成为可能.最近新出现的所谓“智能功率集成电路”便是一例.它集逻辑控制、功率驱动和诊断电路于一同一芯片,充分显示了这一领域的飞速发展.在这些高压、功率集成电路中,所采用的隔离技术多致力于更高的承受电压和功率密度.就目前的隔离技术而论,大致可以分为二类.一是PN结隔离技术(JI),另一种为介质隔离技术(DI).目前已有耐压为500伏和600伏通过PN结隔离和介质隔离技术实现的集成电路研制成功.但就PN结隔离而     

试论半导体领域专利权利要求中的功能性描述

一 引言 半导体领域广义上包括半导体制造技术领域和半导体集成电路（IC）设计技术领域。半导体制造技术领域涉及半导体材料、半导体材料的制造、半导体器件、半导体器件的制造、半导体器件的应用、半导体器件的封装和测试技术等。半导体集成电路设计技术领域主要涉及电路设计以及支持电路设计技术的软件平台和设计系统。     

中芯国际针对40及28纳米举办先进技术研讨会

中芯国际集成电路制造有限公司日前在上海举办其2013（第五届）先进技术专题研讨会。此次研讨会以40纳米及28纳米IP解决方案为主题,旨在促进中芯国际与客户在高端设计技术上有更深入的交流,以推动技术创新和商务合作。     

28nm集成电路铜互连弱碱性阻挡层抛光液性能北大核心

报道了一种用于技术节点为28 nm的集成电路多层铜互连阻挡层化学机械平坦化(CMP)的弱碱性抛光液(pH值为8.5),仅由平均粒径为20 nm的硅溶胶、FA/O多羟多胺螯合剂及非离子表面活性剂组成。实验结果表明,研发的弱碱性阻挡层抛光液对牺牲层SiO2、阻挡层Ta及金属互连线Cu等多种材料具有优异的速率选择性,去除速率一致性大于95%,并在28 nm多层铜布线片阻挡层CMP后具有较高的平坦化性能,分别获得了20 nm以下深度的碟形坑和蚀坑。通过电化学极化曲线测试表明,此弱碱性阻挡层抛光液能有效减少Cu和Ta之间的腐蚀电位差,并避免了铜互连结构Cu和Ta界面处电偶腐蚀的产生,这对提高集成电路芯片可靠性具有重要意义。     

SOI前途如何

尽管SOI（绝缘体上硅）材料已经有几十年的历史了，但其应用一直被限制在抗辐射等特珠领域。然而，已有迹象表明采用8OI技术将成为当今IC主流技术。其理由是：泄漏和短为效应使得传统的体硅已不再适应先进的CMOS电路生产，而由SOI材料的隐理绝缘层呈现的隔离效应可满足先进CMOS电路的要求。最近几年来，人们已经研究开发了许多不同的SOI技术，但目前使用在集成电路生产上的只有两种：SIMOX（注入氧隔离）技术和粘合硅片技术。在SIMOX工艺中，标准硅片进行氧离于注入，然后再进行高温退火．结果在硅表层下氧和硅结合形成一层硅…     

集成电路封装陶瓷外壳埋线电阻的设计

本文介绍了集成电路封装外壳埋线电阻的设计方法以及在工艺上如何应用浆料配比、间隙填充、通孔穿层等途径来降低外壳埋线电阻值。     

集成电路的CAT技术

集成电路(IC)研究与制造技术的迅猛发展已导致社会生产的飞跃性变革,集成电路的应用已渗透到工业、农业、国防以及人们日常生活乃至各个领域。近年来,专用集成电路(ASIC)的制造异军突起,成为IC生产的主流。但是,不论是通用IC还是ASIC,集成规模的不断增大,电路内部节点数以及输入输出信息量大幅度增加,对IC制造厂家提出了严峻的课题:如何迅速准确地检测芯片、如何以最少的测试矢量最多地反映内部节点的状态。本论文主要阐述了集成电路的CAT技术及其应用。     

先进成像技术在失效分析中的应用

失效分析是半导体集成电路制造和高可靠应用过程的重要组成部分。本文着重讨论了失效分析中能够快速定位芯片内故障的成像技术。     

半导体器件与集成电路制造中的亚微米技术

本文叙述了当前世界上亚微米、深亚微米技术的发展趋势,分析了我国亚微米技术的现状,最后介绍了机械电子工业部第十三研究所在亚微米技术方面的进展及其在半导体器件与集成电路制造中的成功应用。