共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
乘法器是科学计算的重要硬件内核。为验证两种结构乘法器(串行、流水线)的功耗差异,分别采用三种功耗分析技术,包括QuartusⅡ自带功耗分析工具PowerPlay Power Analyzer Tool、Altera提供的FPGA估算实际功耗的经验公式,以及Synopsys的综合工具DC,结果表明,在可比较即计算位宽相同、所加工作频率相等的前提下,流水线乘法器的时延仅为串行乘法器的38.5%(因为前者强调了并行),消耗的硬件资源为后者的2.76倍。利用QuartusⅡ自带功耗分析功能得到的结果不明显,而经验公式估算法和DC工具法都得出串行与流水线乘法器功耗之比为0.36。 相似文献
3.
通过研究服务器功耗的评价尺度,确定采用性能功耗比指标衡量服务器的功耗特性,并提出一种基于TPC-C的服务器功耗测试方法,对服务器功耗进行了相关测量试验,验证了基于TPC-C的服务器功耗测试方法的准确性和可靠性. 相似文献
4.
给出了一种用于密码芯片以提高芯片抗功耗攻击能力的"功耗平衡"加法器,它运行时工作功率与运算数据无关.对新设计与相关原设计芯片的功率样本进行显著性检验,在样本数为283的情况下,前者的最低显著性水平比后者高10个数量级.功耗平衡加法器比现有的采用"n分之一"编码的抗功耗攻击加法器少13个以上的晶体管. 相似文献
5.
用于密码芯片抗功耗攻击的功耗平衡加法器 总被引:3,自引:1,他引:2
给出了一种用于密码芯片以提高芯片抗功耗攻击能力的“功耗平衡”加法器,它运行时工作功率与运算数据无关.对新设计与相关原设计芯片的功率样本进行显著性检验,在样本数为283的情况下,前者的最低显著性水平比后者高10个数量级.功耗平衡加法器比现有的采用“n分之一”编码的抗功耗攻击加法器少13个以上的晶体管. 相似文献
6.
7.
对数字电路中的功耗产生机理进行了分析,根据此原理,利用Verilog硬件描述语言编写了一个门级功耗模型,并将他应用到3种不同结构的加法器中,分别测量其功耗,分析了功耗大小不同的原因。理论分析的结果与实际测量的结果是一致的,说明了该功耗模型的正确性。 相似文献
8.
为了支持通用系统的功耗建模,提出一种以健壮性为目标的RT级瞬时功耗建模方法,即在特定的误差限制下,可以适用于更多的应用情况。对于一个给定的电路模块,首先构造反映电路结构特征的启发式函数进行功耗分类,对每个分类采用常数标识功耗;然后对启发式进行组合,进一步提高功耗模型的健壮性。从实验结果来看,健壮性比已有的功耗模型提高了10%到20%。 相似文献
9.
10.
分析了超深亚微米工艺参数波动对电路的影响;采用"放大"的思路设计了简单的用于测量超深亚微米工艺门延迟、动态功耗、静态功耗及其波动的电路,并提出了一种用于测量门延迟波动特性曲线的新型电路,该电路采用较短的反相器链可以得到超深亚微米工艺下门延迟波动特性曲线.电路在90nm CMOS工艺下进行了流片制作,得到了90nm CMOS工艺下的单位门延迟波动特性曲线.测得延迟的波动范围为78.6%,动态功耗的波动范围为94.0%,漏电流功耗的波动范围为19.5倍,其中以漏电流功耗的波动性最为严重. 相似文献
11.
功耗分析攻击是侧信道分析中针对密码设备最有效的分析手段之一,它利用密码设备消耗的功耗来分析密码设备的敏感信息.差分功耗分析是最早提出的功耗分析方法,也是目前最基本的分析方法之一.但是在实际使用差分功耗分析过程中,由于功耗轨迹存在噪声等因素,往往使得花了较多的功耗轨迹,差分功耗分析的效果一般,难以恢复出正确密钥.针对这个问题,本文提出了一种基于奇异值分解的选择功耗轨迹方法,这种方法可以选择一些质量好的功耗轨迹用于差分功耗分析,提高差分功耗分析的攻击效率.本文的实验验证了该方法的有效性,在同等分析条件下,对于我们自己采集的功耗数据,使用该方法情况下仅需124条功耗轨迹就可以达到80%的成功率,而普通差分功耗分析需要490条;对于DPA Contest 2008/2009提供的数据,使用该方法仅需53条功耗轨迹可以达到80%的成功率,而普通差分功耗分析需要195条.两个不同的实验对象都说明了该方法的有效性. 相似文献
12.
13.
SRAM的泄漏功耗是超大规模集成电路设计中需要满足的一个重要指标,对SRAM泄漏功耗的估算也是设计中需要解决的一个重要问题.通过分析SRAM的结构组成,建立各组成部分在不同工作状态下的泄漏功耗模型,利用建立模型进行功耗估算.仿真结果表明,建立的模型能够对不同尺寸的SRAM的泄漏功耗进行快速的估算,而且误差可以接受. 相似文献
14.
15.
为了获得SPM(Scratch-Pad Memory)部件最佳的使用效果,需要合适的SPM性能和功耗模型来指导编译优化过程。现有的功耗模型只提供SPM部件的平均访问功耗,没有反映电路实际功耗随电路不同输入而改变的特征,限制了更进一步的优化。该文提出依照电路结构生成SPM部件的基本功耗模型,并使用程序运行时信息生成模型中的参数因子,用来反映不同应用程序运行时电路的实际活跃度。实验结果表明,该功耗模型测量的能耗值在总体上与现有基于统计方法生成的功耗模型结果相一致,同时能反映不同应用程序访问SPM部件时的功耗差异,对编译器优化SPM部件的访问方式具有重要的指导意义。 相似文献
16.
文章通过对扫描测试期间扫描链跳变统计分析,建立了基于概率统计的扫描链功耗模型。该模型可以对扫描链的动态功耗进行快速准确的估计。在此基础上,依据扫描单元的置1概率重排扫描链能有效地降低扫描功耗。实验结果表明,这种方法是有效可行的。 相似文献
17.
文章介绍了一种利用电源分配单元(PDU:Power Distribution Unit)测量机柜式通信设备功耗设计的方法。该方法的优点在于测量精度高,可以在现场实时测量,可记录结果、远程管理。 相似文献
18.
19.
智能卡在执行算法过程中泄露功耗信息。差分功耗分析(DPA)者利用这些信息就可以分析出加密的密钥,其危害远大于传统的数学分析手段。目前有很多软件的手段来防止差分功耗分析,但这些方法相对比较复杂。本文针对硬件层次的几种防差分功耗分析的方法进行了分析研究。 相似文献
20.
随着IC设计的规模更大,要求速度更快,以及便携式设备的广泛需求,芯片功耗的问题越来越凸显出来。对于纳米尺寸的芯片来说,功耗管理是一个主要的挑战。因此,在芯片的设计阶段功耗分析是贯穿于整个设计流程的重要步骤。在整个设计流程中需要对功耗进行分析并依据分析结果进行低功耗设计,这些技术可以保证芯片的每一部分都能高效、可靠、正确地工作。选择合适的低功耗手段,必须以细致的功耗预估为前提。这样才能保证找到芯片工作时的功耗极值点,这些数值的分析对降低芯片功耗、优化电路设计提供有力支持。 相似文献