混合型FPGA开关盒优化设计方法及应用

FPGA开关盒的设计主要关注于一种跨度互联线相互连接的研究。在这些开关盒中,不同跨度的互联线相互分隔和独立,在一定程度降低了互联的性能和利用率。提出了一种可以将不同跨度互联线通过可编程开关进行连接的混合型开关盒设计思想,提高10%互连结构的性能,而不会增加芯片面积以及功耗。此设计方法在复旦大学FDPFPGA芯片互联结构中得以应用。     

FPAA的音频滤波器设计实例

基于开关电容的现场可编程模拟阵列(FPAA)是最近发展起来的新的模拟技术。以AN221E04芯片为切入点介绍了FPAA的硬件结构及其相应的EDA软件AnadigmDesigner2。给出一个应用实例并阐明了FPAA的一般设计方法。     

Anadigm更新现场可编程模拟阵列

Anadigm公司推出了第二代现场可编程模拟阵列(FPAA) AN2 2 0 E0 4 ,属于其 Anadigmvortex产品范畴 ,该产品系列也结合了一套 EDA工具、可变模拟模块和可编程硅技术。与第一代 FPAA产品相比 ,它具有动态定义和实时控制性能 ,可对模拟功能进行升级和控制。AN2 2 0 E0 4应用于信号调节、过滤、数据获取和闭合环路控制时 ,可作为分立部件和模拟 ASIC/ASSP器件的替代方案。AN2 2 0 E0 4采用 44引脚 QFP封装 ,现已提供样品和量产业务。Anadigm更新现场可编程模拟阵列…     

基于现场可编程模拟阵列的音频测量滤波器的设计及实现

采用新型的开关电容现场可编程模拟阵列FPAA，完成音频测量滤波器的设计、时域仿真和SPICE频域仿真。以设计、仿真实现高性能的20kHz低通滤波器为例，最后下载到一片FPAA芯片中实现。     

一种多通道观测系统数字接收技术研究

太阳射电观测系统提出信号频段跨度大、观测频点多且频率及频点带宽可变、高精度多通道信号时间同步等要求。在此研究并采用奈奎斯特中频采样、多通道并行数字正交解调、滤波抽取得到数字基带信号。给出适合高倍率抽取的级联高效滤波器结构和易于工程使用的CIC滤波器幅度补偿方法。采用可编程延迟器实现系统高精度时间同步要求。完成了基于FPGA的硬件编程与硬件资源评估,使用线性调频信号作为测试信号在评估板上进行实际测试。结果表明在不同工作模式下,400 MHz带宽信号在脉冲重复时间内可被滤波抽取输出16路带宽可变的窄带正交基带信号,通带幅度平坦度、相位正交度等指标符合系统要求。最后讨论了硬件资源使用情况和潜在的性能升级空间。     

可重构阵列处理器光电混合互连原型系统实现

高效视频编码(HEVC)标准在提升编码性能的同时,对系统带宽提出了更高的要求。传统电互连方式存在带宽小和时延大的问题,而光互连的高带宽和低功耗为片上资源数据通信提出了新的解决方案。然而由于工艺水平的限制,集成光器件无法在现场可编程门阵列(FPGA)芯片内部实现。采用片外光器件模拟片上光互连系统可以达到原型验证的目的。文章基于BEE4开发平台在单片上采用电互连方式进行数据通信,在Xilinx V6系列芯片间通过接入4通道小型可插拔+(QSFP+)光模块搭建光通信链路,构建光通信网络,实现了光电混合互连网络原型系统。以分辨率176×144的标准测试序列akiyoqcif176×144.yuv为例进行测试,实验结果表明,以光链路替代片间电通信能够正确实现,且板间传输时间仅为电互连的一半,综合频率为51.327 MHz。     

用MEMS光开关实现高性能光互连网络

建立了1Gbps传输结构的高性能光互连网络，来提高计算机群系统的网络性能。它利用微机电系统(MEMS)光开关和PCI总线全带宽网络接口卡构成光互连链路。全带宽PCI接口卡总线峰值传输速率为132Mbytes／s，光信号传输速率可达1Gbps以上。用MEMS制做的全光开关减少了光—电之间的转换，提供的开关方式与数据的波长、速率和信号格式无关。因而，利用这种网络结构，可以最大限度地减少网络延迟和网络通信开销，极大地提升了机群系统的总体性能。     

模拟型演化硬件中可重构器件的比较研究

演化硬件的研究者受困于满足可演化要求的灵活可重构硬件平台的匮乏.一方面,虽然现有商用可重构平台多数具有动态可局部重构能力,但是其设计目的不是用来研究演化硬件的.另外一方面,用户定制的面向演化硬件研究的芯片没有商用化,而且也不太可能在最近走向商用市场.本文研究了两类用来进行模拟演化硬件研究的可重构器件:商用的现场可编程模拟阵列和用户定制的现场可编程三极管阵列.通过比较研究,作者认为在FPTA类定制用于演化的可重构平台商用化之前,在FPAA平台上开展EHW的研究是有意义的,因为FPAA已经具有充分灵活的重构接口和充足的可重配置资源.     

面向多功能模拟信号处理的开关电流型可重构模拟电路研究

现有的离散时间型可重构模拟电路采用开关电容技术,存在功能有限、带宽低、与数字CMOS工艺不兼容等问题.本文提出了一种基于电流模取样数据技术的可重构模拟电路,能够与数字CMOS工艺技术兼容.设计了细粒度开关电流型可重构模拟单元,设计了面向开关电流型CAB互连的可编程网络结构.在4×2规模的可重构模拟阵列上,重构实现了三个...     

现场可编程门阵列的供电

现场可编程门阵列（FPGA）是一种可编程逻辑器件,由成千上万个完全相同的可编程逻辑单元组成,周围是输入,输出单元构成的外设。制造完成后,FPGA可以在工作现场编程,以便实现特定的设计功能。典型设计工作包括指定各单元的简单逻辑功能,并选择性地闭合互连矩阵中的一些开关。为确保正常工作,     

A Switched Capacitor Approach to Field-Programmable Analog Array (FPAA) Design

We present a voltage mode switched-capacitor Field Programmable Analog Array (FPAA) to be used to implement various analog circuits. The FPAA consists of uniform configurable analog blocks (CABs) allowing implementation of different functions. Each CAB consists of two back-to-back connected inverting and non-inverting strays-insensitive switched-capacitor integrators. The interconnection between CABs is implemented by switched and unswitched capacitor networks. The internal structure of CABs and the interconnection between different CABs are configured by user-programmable digital control signals. The functionality of the FPAA is demonstrated through embedding of different types of filters, programmable amplifiers, biquads, modulators and signal generators along with simulation results.     

A High-Frequency Field-Programmable Analog Array (FPAA) Part 1: Design

The design of a high-frequency field-programmable analog array (FPAA) is presented. The FPAA is based on a regular pattern of cells interconnected locally for high frequency performance. No switches of any kind are used in the signal path of a cell: programming of the functions, parameters, and interconnections is achieved solely by modifying cells' bias conditions digitally. Limited global signal interconnections are also available for those application circuits which cannot be mapped onto locally-only interconnected structure. Key circuits of the FPAA have been fabricated in a CPI transistor-array bipolar technology.     

基于FPGA的红外光谱信号采集系统设计

介绍了一种基于现场可编程门阵列（field-programmable gate array, FPGA）的红外光谱信号采集系统实现方案,采用Altera公司的EP2C35系列的FPGA为控制核心,完成多路模拟开关切换、A/D转换、数据存取等功能,实现对64路红外光谱信号的采集。同时针对光谱仪输出的微弱直流信号,设计信号调理电路来抑制噪声,最后通过串口通信将数据传给上位机;简介了各功能模块的实现方案,并进行了实验验证,结果表明该系统的精度和可靠性高,并且最小可检测到0.23 μV的微弱直流信号,实际信噪比达到45 dB。     

Design Approaches to Field-Programmable Analog Integrated Circuits

The drive towards shorter design cycles for analog integrated circuits has given impetus to several developments in the area of Field-Programmable Analog Arrays (FPAAs). Various approaches have been taken in implementing structural and parametric programmability of analog circuits. Recent extensions of this work have married FPAAs to their digital counterparts (FPGAs) along with data conversion interfaces, to form Field-Programmable Mixed-Signal Arrays (FPMAs). This survey paper reviews work to date in the area of programmable analog and mixed-signal circuits. The body of work reviewed includes university and industrial research, commercial products and patents. A time-line of important achievements in the area is drawn, the status of various activities is summarized, and some directions for future research are suggested.     

基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计

介绍了一种基于现场可编程门阵列（FPGA）和第二代双倍数据率同步动态随机存取记忆体（DDR2）的高速模数转换（ADC）采样数据缓冲器设计方法,论述了在XilinxV5FPGA中如何实现高速同步时钟设计和高速数据同步接收设计。     

基于FPGA的多源信息实时传输系统

针对多传感器协同采集信息,提出了一种基于FPGA的多源信息实时传输系统。利用FIFO缓存各路数据,根据数据特性自动识别优先级,采用智能编队机制,动态传输各路数据。该系统具有通用性强、信道利用率高、智能化和可扩展性的优点,目前已成功应用于多项国家"863"预研项目和无人机及飞艇等型号项目中。实际应用证明,该系统运行稳定可靠,适应性强。     

Application-Specific Bridging Fault Testing of FPGAs

In this paper, a new technique for testing the interconnects of any arbitrary design mapped into an FPGA is presented. In this technique, only the configuration of logic blocks used in the design is changed, and the structure of the design remains unchanged. The test vector and configuration generation problem is systematically converted to a Boolean satisfiability (SAT) problem, and state of the art SAT-solvers are exploited for test vector and configuration generation. Experimental results on various benchmark circuits show that only two test configurations are required to test for all bridging faults, achieving 100% fault coverage, with respect to the fault list. Moreover, test vector and configuration generation time is less than a second for all benchmark designs.     

基于FPGA的数字脉冲压缩算法的设计与实现

介绍了雷达信号处理系统中脉冲压缩技术的现场可编程门阵列（FPGA ）实现方法,研究和分析了线性调频信号的脉冲压缩算法,结合研究目标和设计要求,设计了一种基于数据分段的脉冲压缩处理方法,通过SignalTap仿真证明了其有效性。     

基于FPGA实现的IRFPA探测器驱动电路的设计

介绍了IRFPA(infrared focal plane arrays)探测器驱动电路的系统组成及工作原理,设计采用单片FPGA芯片实现探测器控制及红外图像的预处理,减小了整个系统的设计尺寸,提高了设计的集成度。详细介绍了核心器件FPGA的算法实现,给出了关键模块的设计方法、流程。通过应用于640×512红外焦平面阵列探测器,验证了方法的可性能,成像效果清晰、对比度高,满足后期图像处理的要求。     

雷达终端高精度快速浮点算法研究

针对雷达终端处理过程中,浮点运算在现场可编程门阵列(FPGA)中实现较为耗时、资源占用较高的问题,首先在分析对比当前主要浮点处理方法的基础上,选择CORDIC算法进行浮点处理,并对算法原理进行了详细的介绍,通过仿真,分析了位宽及迭代次数对精度的影响。然后,以arctan函数为例详细介绍了其在FPGA中实现的方法,结果显示arctan流水运算速度可达200 MHz,资源占用率较低、实时性强、精度较高且易于调整。