基于ZYNQ-7000的视频图像处理系统设计

随着电子技术和计算机技术的飞速发展,视频图像处理技术近年来得到了极大的重视和快速的发展,视频图像的数字化处理在科研、军事、农业、工业和医疗等领域得到广泛的应用,所以视频图像处理系统的设计非常有实用意义。文章在Zynq-7000的可编程结构上搭建了视频图像采集系统,在双核处理器Cortex-A9部分搭建了用于存储和处理视频图像的实时嵌入式Linux系统,满足了高性能、成本低、功耗小和灵活性强等需求,从而实现对视频图像的采集、处理、存储和传输。实验结果表明,系统有着易于移植,便于针对特定应用定制,成本大幅度降低等优势,具有较高的工程应用与参考价值。     

风河为赛灵思Zync-7000可扩展处理平台提供软件支持

近日,全球嵌入式及移动应用软件厂商风河,将针对赛灵思的Zynq-7000可扩扩展式处理平台提供VxWorks操作系统平台以及Workbench支持。赛灵思Zynq-7000可扩展式处理平台内建以ARMCortex-A9处理器为基础的系统单芯片,除了兼具高性能与低功耗优势外,也同步结合FPGA（FieIdProgrammableGateArray,现场可编程逻辑闸阵列）所带来的弹性和可扩充性。     

All Programmable SoC Zynq-7000

Xilinx公司的All Programmable SoC Zynq-7000系列是业界首款在单芯片上集成ARM双核Cortex-A9 MPCore处理系统和密切整合的可编程逻辑的SoC系列。相对于需要多个芯片的解决方案而言,这种强大组合大幅提升了性能。多芯片解决方案要实现相同的性能水平就会增加成本、复杂性和功耗。Zynq-7000的全面可编程性使汽车制造商和汽车电子产品供应商不仅能加速产品上市进程,集中精力进行产品创新,还可根据不断变化的标准和     

基于Xilinx Zynq的解决方案展示

Zynq-7000系列器件将处理器的软件可编程能力与FPGA的硬件可编程能力实现完美结合,以低功耗和低成本等系统优势实现无以伦比的系统性能、灵活性、可扩展性,同时可以加速产品上市进程。与传统的SoC处理解决方案不同,Zynq-7000器件的灵活可编程逻辑能实现优化与差异化功能,使设计人员可以根据大部分应用的要求添加外设和加速器。嵌入ARM Cortex-A9双核的Zynq芯片系列,实现了真正的All Programmable SOC系统。     

基于ZYNQ-7000的1553B总线接口设计

Zynq-7000 系列是由 Xilinx 公司研发制造的处理平台结构，具有可编程、可拓展的特征，归属于 SoC 芯片，将 FPGA 和 Cortex-A9 双核 ARM 有机融为一体。我们在利用 Vivado 对 Zynq-7000 系列芯片进行开发的过程当中，可以同时使用自己创建的 IP 核以及 IP Catalog 中的 IP 核，具备个性化、机动灵活的特性。文章简要论述了 Zynq-7000 系列芯片的功能，浅谈了 1553B 接口总线的工作原理和特点，以及根据 1553B 总线的特征及协议如何在 Vivado 中利用 Zynq-7000 提供的自定义 IP 核实现 1553B 总线接口方案的设计，提升接口性能，简化应用，降低成本。     

基于Zynq-7000的嵌入式Linux移植

针对Zynq-7000平台在无操作系统情况下,开发应用程序需对处理器硬件结构有一定的了解,存在开发难度大的问题。从全可编程器件的角度提出了一种Vivado+SDK+Linux的嵌入式系统移植方法。构建了基于Zynq-7000的Linux系统移植环境,生成Linux镜像并进行系统启动。结果表明,该方法提升了系统灵活性,降低了应用开发难度。     

基于片上系统的电磁频谱监测接收机设计

探讨一种适合组建网格化电磁频谱监测系统的接收机设计技术,提出基于Xilinx公司最新的高性能Zynq-7000系列嵌入式处理器平台的接收机设计方案,研究了Zynq-7000系列异构FPGA器件的特点及开发流程,给出了基于Zynq-7000片上系统的频谱监测接收机软、硬件设计细节,重点研究在Zynq-7000嵌入式处理器平台下高速FFT频谱分析、大容量监测数据存储以及精密时间同步的实现方法。     

核心技术在这里

本月精彩文章推荐Zynq-7000EPP为创新开启新时代http://www.ednchina.com/1110-001.aspx赛灵思Zynq-7000可扩展处理平台(EPP)将双ARMCortex-A9MPCore处理器系统与可编程逻辑和硬IP外设紧密集成在一起,提供了灵活性、可配置性和性能的完美组合。围绕其刚刚推出的可扩展处理平台(EPP),赛灵思在今年3月发布了基于Zynq-7000新系列的首批器件。     

基于Xilinx Zynq的物距测量系统设计与实现

为了对障碍物距离精确测量,基于最新Zedboard FPGA(现场可编程逻辑阵列)开发板,采用软硬件协同的设计方法,设计了障碍物距离测量系统的软硬件。系统为智能小车平台提供了完整的距离测量服务,测距范围能够达到2 cm⁴.5 m,精度可达0.2 cm。该设计包含从底层硬件电路设计、可编程逻辑IP(Intellectual Property)核设计、到Linux设备驱动的设计全部流程,对于在Zynq-7000 FPGA上软硬件从事开发的人员有一定的参考价值。     

Zynq-7000：SOC平台

赛灵思公司推出了基于ARM处理器的汽车级Zynq-7000 All Programmable片上系统（SoC）平台。该平台通过可编程系统集成,在降低材料清单（BOM）成本的同时,能够满足那些要求具备图像到视觉功能（对保障驾驶员安全至关重要）和车载网络功能的系统的尖端技术要求,从而可以降低驾驶员辅助解决方案的成本,并加速上市进程。     

A programmable image processing system using FPGAs

Real-time image processing usually requires an enormous throughput rate and a huge number of operations. Parallel processing, in the form of specialized hardware, or multiprocessing are therefore indispensable. This piper describes a flexible programmable image processing system using the field programmable gate array (FPGA). The logic cell nature of currently available FPGA is most suitable for performing real-time bit-level image processing operations using the bit-level systolic concept. Here, we propose a novel architecture, the programmable image processing system (PIPS), for the integration of these programmable hardware and digital signal processors (DSPs) to handle the bit-level as well as the arithmetic operations found in many image processing applications. The versatility of the system is demonstrated by the implementation of a 1-D median filter.     

FPGA在实时图像预处理中的应用

实时图像处理通常需要巨大的数据吞吐量和运算量。因此专用的硬件或者多重处理技术的并行处理很必要。描述了一个基于现场可编程门阵列(FPGA)的灵活的可编程图像处理系统。FPGA特有的逻辑结构单元对实现实时图像处理来说有着先天的优势。在此,我们提出一个通用的实时图像处理模型,并在FPGA上实现了中值滤波算法,从而对采集的实时图像作预处理。     

红外成像系统中嵌入式实时信号处理技术研究

应用嵌入式信号处理技术,可使红外成像探测系统具备更高性能、更低功耗和更小体积.描述了以Xilinx公司VirtexⅡPro FPGA芯片为核心的红外成像跟踪嵌入式实时信号处理平台,采用了融微处理器、可编程硬件、信号处理算法和软硬件协同设计于一体的设计方法,为红外成像系统的更新发展打下一定的技术基础.     

高速多通道CCD图像数据处理与传输系统设计

针对航天光学遥感成像系统输出通道多、输出速率高的特点,提出一种高速、多通道CCD图像数据并行处理与传输系统的设计方案.该方案以FPGA为数据处理和控制核心,采用基于FPGA区域并行处理的数据处理方法,运用FPGA内部块RAM构建高速多通道CCD图像的缓冲区,在存取控制上采取区域缓存和时分复用的策略完成对高速多通道CCD...     

A programmable analog cellular neural network CMOS chip for highspeed image processing

A high speed analog image processor chip is presented. It is based on the cellular neural network architecture. The implementation of an analog programmable CNN-chip in a standard CMOS technology is discussed. The control parameters or templates in all cells are under direct user control and are tunable over a continuous value range from 1/4 to 4. This tuning property is implemented with a compact current scaling circuit based on MOS transistors operating in the linear region. A 4×4 CNN prototype system has been designed in a 2.4 μm CMOS technology and successfully tested. The cell density is 380 cells/cm² and the cell time constant is 10 μs. The current drain for a typical template is 40 μA/cell. The real-time image processing capabilities of the system are demonstrated. From this prototype it is estimated that a 128×128 fully programmable analog image processing system can be integrated on a single chip using a standard digital submicron CMOS technology. This work demonstrates that powerful high speed programmable analog processing systems can be built using standard CMOS technologies     

利用CCD器件实现动态多目标的实时处理

研究了一种硬件功能强、软件丰富、速度快的数字图像处理系统。它是利用数字信号处理器和可编程逻辑器件实时完成相邻两帧图像的相减操作,最终给出目标参数的一种图像处理卡,适用于采集动态目标。     

嵌入式实时DSP图像监控系统的设计

基于以太网的多功能图像网络监控系统，采用网络控制芯片LAN91C111作为通信接口，用专用图像处理芯片TMS320CA211B及复杂可编程逻辑器件EPM7256AE进行实时数字图像信号的采集和处理。经实验验证，该系统可以很好的满足性能要求，并且具有系统结构简单紧凑的特点。     

基于FPGA和DSP的高速图像处理系统

为了提高图像处理系统的高性能和低功耗,提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统,其中DSP为主处理器,负责图像处理,而FPGA为协处理器,负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水,同时借助于单片双口RAM(CY7C025AV-15AI)完成两者的通信,比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其他的算法于该系统上实现。     

A reconfigurable system featuring dynamically extensible embedded microprocessor, FPGA, and customizable I/O

A system chip targeting image and voice processing and recognition application domains is implemented as a representative of the potential of using programmable logic in system design. It features an embedded reconfigurable processor built by joining a configurable and extensible processor core and an SRAM-based embedded field-programmable gate array (FPGA). Application-specific bus-mapped coprocessors and flexible input/output peripherals and interfaces can also be added and dynamically modified by reconfiguring the embedded FPGA. The architecture of the system is discussed as well as the design flows for pre- and post-silicon design and customization. The silicon area required by the system is 20 mm/sup 2/ in a 0.18-/spl mu/m CMOS technology. The embedded FPGA accounts for about 40% of the system area.     

基于Vivado HLS的特征点坐标提取和AXI4-Stream接口高速传输

基于ZYNQ-7000片上系统(SOC)的嵌入式图像处理模块实现了特征点提取和高速数据传输,降低了图像处理部分的功耗,同时提高了处理速度。为了同时发挥ZYNQ芯片中处理器系统(PS)和可编程逻辑(PL)的优势,在PL中实现计算密集型的图像处理过程以提高处理速度,而在PS中控制系统的流程以提高模块的灵活性,还利用Vivado HLS高层次综合工具生成特征提取和坐标计算的IP核。所提出的图像处理和传输方案具有较高的处理速度,比基于ARM的方案实现速度提升了15.6倍。