基于Vivado HLS的求取特征点图像坐标的设计

针对传统嵌入式处理器处理高清图像时功耗高、延时长以及数据存储带宽受限等问题,文中提出了对软件进行硬件加速以提高图像处理系统计算性能的方案。该设计采用Xilinx高层次综合工具Vivado HLS,通过软硬件协同设计将OpenCV及C++编写的算法程序转化为RTL硬件。设计成果显示,该方案有效的提高了系统的计算性能,并且缩短了硬件开发周期。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序,验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA／EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。     

基于FPGA的软硬件协同仿真平台的数据通路设计

针对当前SoC设计过程中仿真速度过慢的问题,基于PLI机制,设计了一种能够有效支持基于FPGA的软硬件协同仿真平台的数据通路.其中PC端利用仿真工具和winsock API构建了激励产生和传输的下行通路,在FPGA端,利用Microblaze组成的SoC建立仿真数据加载和结果反馈的上行通路,同时两端通过以太网实现物理传输.最后,上述方案在Xilinx开发板实现,实验结果表明,该设计能够有效提高仿真效率并且能够支持大规模SoC的软硬件协同仿真,同时具有硬件开销小、通用性强等优点.     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。     

嵌入式系统的软硬件协同设计

协同设计改变了传统的设计反复修改系统方案的缺点，通过综合分析系统软硬件功能，最大限度地挖掘系统软硬件之间的并发性，将软硬件开发结合得更紧密，可以大大提高设计效率，使设计出来的系统工作在最佳工作状态。本文将系统地阐述软硬件协同设计技术。     

基于OR1200的SoC设计软硬件协同仿真验证

介绍了基于OR1200开源处理器SoC设计的软硬件协同验证,以及软件仿真在FPGA开发板的验证。搭建以OR1200、WishBone总线、通用异步收发器、Advanced Debug Interface、JTAG等通用IP核构建硬件实例,利用GNU工具链开发系统的软件程序和串口测试程序,通过两个途径实现了软硬件协同仿真验证工作,在OR1K处理器专用仿真软件OR1Ksim下进行仿真。最终使用调试器远程调试功能,通过JTAG调试接口,将系统在FPGA开发板上实现软硬件协同验证。     

一种多处理器原型及其系统芯片设计方法

 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化.     

软硬件协同设计技术在H.264解码器设计中的应用

作为SoC设计的三大关键支撑技术之一,软硬件协同设计技术已经得到了越来越广泛的应用。针对H.264解码芯片的设计,本文提出了一种软硬件协同设计、仿真以及验证的系统模型。设计实践证明,软硬件协同设计有效地提高了设计效率,加快了开发进度。     

EDA厂商各自蓄势备战面向下一代工艺节点的设计工具

无论是在第45届DAC(设计自动化会议)上亮相,还是近期在中国市场上做出新动作的EDA厂商,有心之人都能发现他们对下一代EDA设计工具的推崇。为应对在新工艺节点上的低功耗设计、软硬件协同设计、仿真等问题,众多EDA厂商投身到设计工具的积极创新大行动当中。     

可重用AVS芯片结构软硬件协同设计

根据软硬件设计思想设计一个结构划分合理的可重用的AVS视频解码器结构.通过ARM平台软件移植,然后使用ARM ESL工具对系统模块性能进行整体评估,然后根据评估结果以及硬件实现复杂度进行软硬件结构的划分,定制软硬件模块接口,从硬件扩展考虑把硬件部分设计为与H.264解码器兼容并用SystemC模拟,最后在SOC Designer 平台做协同验证及仿真.     

Calibrating simulation tools for nanometer designs

Next-generation silicon processes will challenge system-on-a-chip (SOC) designers to increase the accuracy of the data they feed to their high level tools. Minimum circuit features of 250 nm (0.25 μm) or below are demanding. The tools that simulate them will need transistor models and interconnect parameters that reflect nothing less than the actual physical properties of the process in which ICs are to be manufactured. These silicon-calibrated models can then pass their accuracy on to capable transistor-level simulation tools. Silicon calibration calls for for tighter relationships and more effective communication than is now found among silicon foundries electronic design automation (EDA) companies, and IC design groups. The EDA tools must be regularly updated, to equip design engineers to cope with the challenges of nanometer design. Although simulation tools may never predict silicon behavior with 100 percent accuracy, EDA tool vendors and IC fabrication facilities share a responsibility to calibrate their tool suites as closely as possible with actual silicon     

基于EDA技术的多功能计时器设计

电子设计自动化(EDA)是以计算机为操作平台、以硬件描述语言为设计语言、以可编程器件为实验栽体进行必要的元件建模和系统仿真的电子产品自动化设计过程.运用EDA技术进行电子系统的设计,有着设计快速、调试方便、研制周期短、系统可靠性高等优点,EDA技术是现代电子设计的发展趋势,介绍了基于EDA技术设计多功能计时器的一种方案.设计中采用了自上而下的方法,给出了多功能计时器的结构图和部分仿真结果,结果表明该系统的设计方案正确.     

基于虚拟化技术的FPGA开发平台设计

当今集成电路设计与制造流程中,必须使用EDA工具。设计人员在开发IC新产品时使用EDA工具,将极大地降低成本、节省设计时间和提高产品的可靠性。基于虚拟化技术的网络基础架构,设计并实施了自主千万门级FPGA课题产品开发平台。该平台集成了FPGA软件开发环境和集成电路芯片设计环境,利用SVN、SOS版本管理软件和bugzilla缺陷追踪软件,对FPGA软硬件开发流程进行规范化、标准化管理。该平台采用虚拟化技术,有效地降低配置成本、提高管理效率、增加数据安全性。     

基于CIockExplorer的时钟树插入技术研究

随着SoC芯片设计复杂度的日益增加,芯片内部时钟设计也越来越复杂。基于华大九天SoC时钟设计工具ClockExplorer对SoC芯片内部模块进行了时钟树插入技术的系统研究,使用ClockExplorer工具进行时钟树综合,并进行门控时钟的插入和时钟拓扑结构的优化,从而验证国产EDA工具的功能。     

基于USB和EDA的硬件加密系统

通用串行总线(USB)具有传输速度快、可靠性高、使用灵活等优点,作为通信接口规范他被广泛地应用在PC外设和便携式系统中。介绍了一种基于USB和EDA的硬件加密系统的设计方案,使用EDA技术,将USB控制器和加密算法的硬件集成到FPGA芯片中,实现了结构简单,实时性好的硬件加密系统。实际使用情况表明该系统,达到了设计要求。     

基于EDA技术的数字系统设计

介绍了EDA（电子设计自动化）技术的发展过程和基本特征,然后以EDA技术作为开发手段,基于硬件描述语言VHDL,以可编程逻辑器件CPLD为核心,实现了一个数字系统的设计。结果表明使用EDA技术进行数字系统设计可以大大地简化硬件电路的结构,具有可靠性高,灵活性强等特点。     

基于EDA技术的数字电子技术虚拟实验系统探究

文章针对如何提高数字电子技术实验课程的实践性问题,介绍了EDA技术及多种主流EDA设计工具,比较了多种EDA软件实现数字电路的方法和各个软件实现的侧重点。提出了基于EDA技术的虚拟实验系统框架的构建设想,介绍了实验主框架和各个具体实现模块。     

Quo Vadis, SLD? Reasoning About the Trends and Challenges of System Level Design

System-level design (SLD) is considered by many as the next frontier in electronic design automation (EDA). SLD means many things to different people since there is no wide agreement on a definition of the term. Academia, designers, and EDA experts have taken different avenues to attack the problem, for the most part springing from the basis of traditional EDA and trying to raise the level of abstraction at which integrated circuit designs are captured, analyzed, and synthesized from. However, my opinion is that this is just the tip of the iceberg of a much bigger problem that is common to all system industry. In particular, I believe that notwithstanding the obvious differences in the vertical industrial segments (for example, consumer, automotive, computing, and communication), there is a common underlying basis that can be explored. This basis may yield a novel EDA industry and even a novel engineering field that could bring substantial productivity gains not only to the semiconductor industry but to all system industries including industrial and automotive, communication and computing, avionics and building automation, space and agriculture, and health and security, in short, a real technical renaissance. In this paper, I present the challenges faced by industry in system level design. Then, I propose a design methodology, platform-based design (PBD), that has the potential of addressing these challenges in a unified way. Further, I place methodology and tools available today in the PBD framework and present a tool environment, Metropolis, that supports PBD and that can be used to integrate available tools and methods together with two examples of its application to separate industrial domains     

射频识别系统中通信协议的模块化设计

本文主要介绍了射频识别系统的通信协议处理模块的功能，电子设计自动化及利用第三代EDA工具进行硬件设计。主要介绍利用复杂可编程逻辑器件的设计来实现通信模块。设计过程是用VHDL语言来描述硬件功能，对行为特性的高层次的描述简化了设计过程。     

属性说明语言在基于断言的硬件验证中的应用

EDA界的标准化组织Accellera最近确定IBM的sugar语言为标准的属性说明语言,可以用于基于断言验证技术的设计属性说明.文章首先介绍了基于断言验证的基本概念和属性说明语言PSL的用途和属性定义.然后给出了用PSL实现基于断言的硬件验证方法.用一个实例说明了怎样用PSL语言实现基于断言的验证.