八环拉丁方LDLC校验矩阵的构造算法

低密度格码(lLDLC)是一种新的能够达到信道容量的格型编码方案。本文介绍了格码和低密度格码的基本理论,提出了一种新的构造八环拉丁方LDLC奇偶校验矩阵的算法。在八环构造算法中,首先利用排列矩阵生成一个六环的矩阵;然后通过邻接矩阵的相关理论来检测和消除该矩阵中所有的六环,最终获得一个最小围长为8的校验矩阵。仿真结果表明,在相同码参数条件下,本文构造算法与现有的六环构造方法相比具有更低的误符号率(SER)性能。     

基于偏移量周期填充的 QC-LDPC 码构造方法

准循环低密度奇偶校验卷积 (QC-LDPC-C: Quasi-Cyclic Low Density Parity-Check Convolutional)码其校验 矩阵的构造需避免 4 环,且不考虑结构特点的直接构造会使构造的计算复杂度呈指数增长。为此,提出 QC-LDPC-C码的基于子矩阵偏移量周期性填充的构造方法。该方法利用基校验矩阵的周期性,首先填充基校 验矩阵中确定的子矩阵部分,以实现快速编码,而后在基校验矩阵的随机子矩阵的构造中采用子矩阵偏移量的 优化选择,使每次位置选择并周期性填充后获得的矩阵能满足无 4 环的扩展矩阵结构,得到扩展后无4 环的基 校验矩阵,从而令扩展后的校验矩阵的围长至少为 6。将具有不同参数的 LDPC-C 码与基于该方法构造的 QC-LDPC-C码进行测试和比较,实验结果表明,后者可获得较好的译码性能,同时编译码复杂度较低。     

一种基于图论的LDPC码构造算法的研究

在对低密度奇偶校验(LDPC)码进行分析的基础上,提出了一种基于图论的构造算法.该算法从对LDPC码的校验矩阵进行图论分析入手,分析了组成校验矩阵中的圈的校验点之间的关系,得出了由这些校验点对应的结构图是彼此同构的欧拉图的定理,利用这个定理以及根据定理得到的性质,可以通过构造一个辅助的校验点结构图的邻接矩阵,渐进地生成LDPC码的校验矩阵,在生成的过程中避免短长度圈的出现.仿真实验表明提出的算法对中短码长的LDPC码构造具有良好的性能.     

低密度奇偶校验码的研究

本论述介绍了低密度奇偶校验码的编译码方法,设计了一种校验矩阵子矩阵均为循环矩阵的高码率低密度奇偶校验(QC-LDPC)码,仿真结果表明其性能逼近香农限,具有较高的实用价值。     

基于缩短RS码集合的低密度校验码的编码

提出了基于GF(q)上缩短RS码集合的低密度校验(lowerdensityparitycheck,LDPC)规则码生成方法.该方法能够从结构上避免校验矩阵中环4结构的出现,并且提出了码字矩阵、码字候选矩阵和码元候选矩阵的构造方法;给出了码字矩阵一些性质的构造性证明,这些性质对于消除环4结构至关重要.     

扩展原模图LDPC短码的优化构造

为设计高纠错性能且低复杂度的准循环-低密度奇偶校验(QC-LDPC)短码,提出了扩展原模图的码优化构造方法.在优化的原模图基础上,通过优化删除节点及扩展该模板校验节点为复合线性分组码扩展节点,并提升子矩阵维度来构造高效短码长QC-LDPC码.采用针对准循环基矩阵渐进边增长(PEG)扩展和准循环-改进的渐进环外消息度(QC-IACE)算法,优化搜索循环置换子矩阵偏移量,联合优化与改善码字停止集、陷阱集及围长与环分布等关系,综合提高码性能.仿真表明:所构造的QC-LDPC短码具有较好的误比特率性能,接近现有高性能随机码字,但码长较短,复杂度和编译码延迟相对较低.     

一种低错误平层 LDPC 码构造方法

针对低密度奇偶校验(low-density parity-check,LDPC)码在高信噪比区域可能存在错误平层的缺点,提出一种具有低错误平层LDPC码的新颖构造方法.在该方法中,基本矩阵由渐进边增长(progressive edge growth,PEG)算法搜索构造,通过在基本矩阵相应的Tanner图中增加校验节点,并将其与拥有最小额外信息度(extrinsicmessage degree,EMD)短环的变量节点相连来增大短环的连通性.另外,提出了一种基于伽罗华域的循环移位系数矩阵设计方案,无需计算机搜索即可完全避免4环的出现,降低算法复杂度.为了对该方法的可行性进行验证,分别对变量节点的度分布是规则和非规则的基本矩阵进行改进,在高斯白噪声(additive white gaussian noise,AWGN)信道下,采用置信传播(belief propagation,BP)迭代译码算法对改进后的码型进行仿真分析,仿真结果表明,利用该法所构造的码型可有效改善在高信噪比区域的错误平层.     

基于无标度网络的LDPC码的构造

基于无标度网络的幂律分布特性来优化不规则低密度奇偶校验(LDPC)码的变量节点和校验节点度的分布,使其具有最短的迭代译码长度。根据节点度的分布,采用渐进添边算法和短环删除算法设计出无四环的新LDPC校验矩阵。利用Matlab对所构造的SF-LDPC码进行仿真分析。结果表明,在保证误码率性能的前提下,SF-LDPC码的平均译码长度和运算复杂度得以降低。     

具有高速并行译码结构LDPC码的构造

针对可实现高速并行译码的低密度校验(LDPC)码,提出了一种LDPC码的构造方法.该方法用代数的方法构造一个校验矩阵,适当地选择构造时的参数,可以消除校验矩阵中的小环,以保证所构造码字的性能;再按照一定的规则对所构造校验矩阵的行进行重新排列,可使得重排后的矩阵具有分块结构.仿真结果表明,采用这种分块结构,使得LDPC码的部分并行译码在工程实现上成为可能,按照该方法构造的LDPC码的性能与随机构造的码字相当.     

基于均匀设计的选择性映射旋转向量序列生成算法

选择性映射（SLM）技术中的相位旋转向量是影响其性能的关键因素．通过对SLM旋转向量的分析,提出了一种旋转向量序列生成算法．该算法引入了部分因子设计,通过查均匀表生成旋转向量矩阵,简单且易于实现．仿真结果表明,与传统SLM算法相比,该算法不增加任何系统复杂度,在子载波数为16,峰均功率比门限值为4．5dB时获得了0．25dB的性能改进．对于子载波数较多（如1024）的环境,该算法依然有效．     

一种改进的确定性准规则LDPC码

提出了一种确定性准规则LDPC码的设计方法,通过双对角矩阵以及迭代生成的线性同余序列构造校验矩阵.推导了为避免四边以及更少边的循环,迭代参数所需要满足的条件.该方法主要优点是编码仅具有线性复杂度,并且校验矩阵可通过迭代和双对角矩阵生成,在译码端不需要存储整个校验矩阵,这对于译码器的硬件实现是有利的.仿真结果表明该方法具有优于伪随机方法的性能.     

基于矩阵分解的有限几何LDPC码的研究

随机构造的LDPC（low density parity check codes）码长的增加,所需存储空间过大,编码复杂度过高.针对该问题,研究了具有代数结构的有限几何LDPC码.基于有限域几何空间的点和线来构造校验矩阵,并通过矩阵行列分解得到不同码率、码长的非规则QC-LDPC码.该类LDPC码是准循环码,其编码复杂度与码长成线性关系,对应的Tanner图没有4环存在.仿真结果表明：MSK调制、AWGN信道条件下,该类码与类似参数的随机码相比较,当信道误码率为10-6时,译码增益约为0.05～0.15dB.     

面向连续变量量子密钥分发的多边型LDPC码设计与性能分析

为满足连续变量量子密钥分发(continuous-variable quantum key distribution, CV-QKD)应用场景中对高性能低密度奇偶校验(low density parity check, LDPC)码的需求,提出了针对一类具有3种边类型且部分变量节点度为1的多边型LDPC(multi-edge type LDPC, MET-LDPC)码的设计方法。通过掩模到需要的度分布的方式设计左上角矩阵;采用基于多路径外在信息度(extrinsic message degree,EMD)策略的渐进边增长(progressive edge growth, PEG)算法设计左下角矩阵;将各部分矩阵组合在一起完成MET-LDPC码的设计。仿真结果表明,采用掩模加PEG算法设计的MET-LDPC码比单独用PEG算法设计的MET-LDPC码性能更优。     

递归构造低密度校验(LDPC)码的方法

针对Tanner图中圈的增加会影响码的性能的问题,提出了一种递归构造低密度校验(LDPC)码的方法。该方法利用一个短的LDPC码的校验矩阵作为其母矩阵,在此基础上采用循环置换矩阵构造一个长的LDPC码。通过对循环转置矩阵的参数进行约束,可以保证所构造的长码的Tanner图中指定长度的圈的个数等于或者小于其短码,且可以构造规则或者非规则的LDPC码。仿真结果表明,采用该方法构造的LDPC码具有较低的误码平台,其性能与好的随机LDPC码几乎相同。     

非规则低密度奇偶校验码译码器的结构设计和优化

提出了一种通用的非规则低密度奇偶校验码译码器,可适用于通过单位阵准循环移位扩展构造的任意行重非规则LDPC码.该译码器通过调整译码存储单元的存储内容而节省了一个交织网络.同时,针对处理非规则LDPC码译码过程中由行列重差异所引起的流水冲突,提出了优化的插入空闲等待时钟周期方法以及预处理方法,有效地避免了流水冲突,从而保证了该译码器的高吞吐量以及译码性能.     

LDPC Decoder for CCSDS Code by Flipping Bits and Fetching Words

The well-known CCSDS(consultative committee for space data systems) LDPC(low density parity check) code for near-earth applications is discussed and used for a case study of Mc Eliece system. First, a data error is picked out with the CCSDS LDPC code. The problem with its generator matrix is illustrated and overcome by a shortened code with some middle code bits deleted. In correspondence, its parity check matrix is also revised with the new quasi-cyclic(QC)-LDPC code. Second, a fast decoding scheme for general QC-LDPC codes is proposed based on flipping bits and fetching words. Besides, a lightweight CCSDS LDPC code based Mc Eliece system can be set up with such codes. The repaired CCSDS LDPC code is supposed to be still useful for communications and storages, and the normalized decoding algorithm is also efficient for general QC-LDPC codes.     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.     

基于准循环分量码构造的多进制PCGC码

PCGC码是一种以LDPC码作为分量码的级联码。它在继承LDPC码优越的误比特率性能的同时,还拥有比LDPC码更低的编码复杂度。对多进制PCGC码进行了研究,同时将采用准循环算法构造的校验矩阵引入其分量码的设计中。用准循环方法构造的PCGC码,在编码端采用一组移位寄存器即可完成编码,大大降低了PCGC码的编码复杂度。仿真结果表明：短帧情况下,通过准循环构造分量码矩阵编码,四进制PCGC码性能优于同进制LDPC码。因此,基于准循环分量码构造的多进制PCGC码在未来数字通信系统中具有重要的应用价值。     

基于PEG算法的多进制PCGC码

PCGC码是一种以LDPC码作为分量码的新型级联码,它在继承LDPC码优越的误比特率性能的同时,还拥有比LDPC码更低的编码复杂度。研究了多进制PCGC,并将PEG算法引入其分量码的设计构造中。仿真结果表明：短帧情况下,通过合理的设计分量码,四进制PCGC码性能好于四进制LDPC码,且四进制PCGC码性能也略好于二进制的PCGC码。通过合理设计的四进制PCGC码在未来数字通信系统中具有重要的实用价值。