适用于功率运算放大器的输入级放大电路设计

基于70 V高压双极型工艺,设计了一种适用于单片高压功率运算放大器的输入级电路。该电路采用p沟道结型场效应晶体管(JFET)组成的差分对套筒式共源共栅(differential telescopic cascode)结构,具有低偏置电流、低失调电压、低失调电流、高共模抑制比的特点。以共集-共射(CC-CE)的放大电路结构作为该输入级电路的负载,减小对输入级影响的同时能够提高电压增益。Spectre仿真结果表明,输入偏置电流仅为20 pA,失调电压为0.11 mV,失调电流为0.57 fA,连接负载后的增益可以达到89 dB,单位增益带宽达到8.13 MHz。     

基于改进共源共栅电流镜的第三代电流传输器

第三代电流传输器CCⅢ(The Third Generation Current Conveyor)的基本模型由于采用基本电流镜,使得电路的DC和AC性能偏低。本文采用不同于原电路的电流镜结构,应用共源共栅电流镜和改进共源共栅电流镜(改进共源共栅电流镜具有较大的输出阻抗)提出了一种高性能电流传输器电路结构。     

高增益轨对轨运算放大器的设计实现

为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35umCMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASSAB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV~vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。     

5.2GHz CMOS功率放大器设计

采用TSMC0.18μmCMOS工艺设计了一个5.2GHzWLAN(无线局域网)的功率放大器,该放大器采用两级差分结构。为了提高其线性度和功率附加效率,在每个差分放大级共源共栅电路之间引入电感,以及在每一级共源共栅放大器内部引入了多个MOS管的串并联。在ADS2009软件平台下对该功率放大器进行仿真,并应用Cadence软件进行功率放大器电路的版图设计。仿真结果表明,在1.8V工作电压下,1dB压缩点输出功率为19.6dBm,增益为28.2dB,功率附加效率为18.1%,符合无线局域网802.11a标准系统的要求。     

一种新型CMOS电流控制电流传输器

提出了一种基于共源共栅电流镜的CMOS电流控制电流传输器(CCCⅡ)电路。该电路由跨导线性环电路和共源共栅电流镜构成。相对于基于基本电流镜的CMOS电流控制电流传输器,该电路具有输出阻抗更大以及电流传输精度更高的优点。分析了电路的工作原理,给出了实验结果,验证了电路的正确性。     

一种高精度BiCMOS带隙电压基准源的设计

在对传统典型CMOS带隙电压基准源电路分析基础上提出了一种高精度,高电源抑制带隙电压基准源。电路运用带隙温度补偿技术,采用共源共栅电流镜,两级运放输出用于自身偏置电路。整个电路采用了UMC 0.6um BiCMOS工艺实现,采用HSPICE进行进行仿真,在TT模型下,仿真结果显示当温度为-40℃～80℃,输出基准电压变化小于1.5mV,低频电源抑制比达到75dB以上。     

ADC低电压高增益运算放大器VLSI设计

结合模／数转换器工作原理和VLSI设计方法,分析和设计了一种应用于ADC的高增益运算放大器。由于套筒式共源共栅结构电路具有增益高、功耗低、频率特性好的优点,故采用套筒式共源共栅结构来完成高增益放大器的设计。在1．8V电源电压下,运算放大器采用Chartered0．18μmCMOS工艺模型进行Cadence仿真。结果表明,该放大器的增益、带宽、相位裕度、功耗等均能达到设计要求。     

高增益轨对轨运算放大器的设计实现

为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35um CMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASS AB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真验证结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV～vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。     

IrDA中高增益CMOS共栅前置放大器

提出了一种应用于IrDA的高增益CMOS共栅前置放大器.与传统的共源共栅结构不同,该电路采用宽摆幅共源共栅作负载以获得高增益.从理论上对电路的可行性进行了分析,采用CSMC 0.6μm CMOS工艺的仿真结果表明该电路具有110.3dBΩ的增益,105kHz的带宽,电路功耗仅为200μW.     

一款适于音频ADC的共源共栅放大器设计

设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器.该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益.运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4 pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求.     

2.5 Gb/s光接收机限幅放大器

限幅放大器采用全差分结构,利用有源电感技术和可调节共源共栅结构在1.8伏电源电压下有效地扩展了带宽和提高了增益。限幅放大器在SMIC 0.18μm CMOS工艺下设计完成。增益带宽放大单元采用两级级联,降低了功耗。仿真结果表明限幅放大器具有47dB的差动增益,3GHz带宽,29mW功耗。对于从3.6mVpp到1.2Vpp较宽的输入动态范围,均可保持稳定良好的输出眼图。     

一种可重构流水线结构模数转换器的设计

设计了一种应用于多标准收发器的可重构流水线结构模数转换器,通过一个重构配置控制信号动态地配置采样频率的大小及分辨率的位数,以满足不同标准及系统的需要。在设计中还采用了共源共栅两级运放和差分动态比较器来优化电路的速度和功耗。仿真结果表明这种可重构流水线结构模数转换器能够很好地实现采样频率及分辨率位数的可重构。     

一种超宽带低噪声放大器

提出一个共源共栅结构的超宽带低噪声放大器。该电路基于台积电0.18μmCMOS工艺,工作在3GHz～5GHz频率下,用来实现超宽带无线电。仿真结果表明,该低噪声放大器有最大13.6dB的增益。整个频段噪声系数小于1.9dB。输入和输出反射损耗都小于-11dB。一阶压缩点在-15dBm左右。功耗为18.7mW。     

S波段窄带低噪声放大器设计

在TSMC 0.35um RF SiGe工艺上,完成了共源共栅结构两级S波段窄带LNA设计,并制作了版图且版图面积0.44mm2。窄带LNA采用2V电压供电。第一级偏置电流是3.6mA,第二级偏置电流是2.7mA。仿真结果为:在3GHz左右,S11参数小于-20dB,S22参数小于-10dB,噪声系数小于2.5dB,增益大于40dB。     

一种低压低功耗共源共栅带隙基准电压源的实现

提出了一种低压低功耗的带隙基准电压源电路,设计基于0.5μm2P3M BiCMOS Process,并使用了低压共源共栅电流镜结构减少了对电源电压的依赖,消除了精度与余度之间的矛盾,并用HL50S-S3.1S.lib库文件用HSPICE进行了仿真,其电源抑制比PSRR大约为-78.9dB。     

一种工作在亚阈值区的CMOS基准电压源设计

提出了一种在低电源电压下工作的CMOS电压基准源,其基准电路采用工作在亚阈值区的nMOS晶体管和自偏置的共源共栅晶体管组合,该电路基准电流产生部分采用两个负反馈回路,确保了基准电流的稳定性.该电路采用标准的0.5 μm CMOS工艺,用Cadence中的Spectre仿真.在fs工艺角下,27℃时基准电压为1.52 V,在120℃范围内(-20℃～100℃)的温度系数可低至31.33 ppm/℃.     

采用新型电流舵结构的增益可调UWBLNA

基于TSMC 0.18μm CMOS工艺,设计了一款工作在3 GHz⁵ GHz频段的增益可调超宽带低噪声放大器(LNA)。LNA输入级采用局部反馈的共栅结构,实现了超宽带输入匹配和良好的噪声性能;放大电路级采用提出的新型电流舵结构,实现了放大器增益连续可调;输出级采用源极跟随器,获得了良好的输出匹配。利用ADS2009进行仿真验证,结果表明,在3 GHz5 GHz频段的增益可调超宽带低噪声放大器(LNA)。LNA输入级采用局部反馈的共栅结构,实现了超宽带输入匹配和良好的噪声性能;放大电路级采用提出的新型电流舵结构,实现了放大器增益连续可调;输出级采用源极跟随器,获得了良好的输出匹配。利用ADS2009进行仿真验证,结果表明,在3 GHz⁵ GHz工作频段内,LNA获得了25 dB的增益可调范围,最高增益达到24 dB,输入端口反射系数小于-11 dB,输出端口反射系数小于-14 dB,最小噪声系数为2.3 dB,三阶交调点(IIP3)为4 dBm,在1.2 V电压下,电路功耗仅为8.8 mW。     

应用于激光测距系统的高增益集成运放设计

激光测距技术广泛用于军事、工业、航空航天等领域,近年来其对测量精度的要求越来越高。脉冲测距接收芯片是整个系统的核心,而高增益运放是该芯片设计的关键。文中设计了一种基于该应用的高增益集成运放。运放采用折叠共源共栅与两级级联技术实现了高增益,以及宽摆幅技术来提高偏置电路信号摆幅。在传统密勒补偿电路基础上,加入缓冲器来消除零点,从而提高相位裕度。最后,对电路进行了小信号建模分析和计算机仿真验证。Cadence Spectre仿真结果表明,在1.8V电源电压5pF负载下,基于TSMC0.18μm CMOS工艺模型,运放的开环直流增益为130.4dB,单位增益带宽为16.18MHz,相位裕度为58.1°,功耗仅为0.25mW。     

MOS集成运算放大器 第三讲

<正> 6 差模-单端变换器图34示出了两种常用的差-单变换器电路。图34(a)利用两个并接的源随器将输入级的共模电压反馈到输入级电流源的栅级,以增大CMRR_(cco)电路的缺点是在变换器的输出端上只能使用输入级的电压增益之半。     

CZT像素核辐射探测器读出电路的设计

CZT作为一种新型室温核辐射探测器材料,适用范围广泛,设计一种有效的CZT读出电路意义重大。采用CMOS技术设计了一种高分辨率、低功耗的CZT像素核辐射探测器读出电路。该读出电路包括电荷敏感型前置运放、整形滤波网络、放大级。运放采用PMOS输入折叠共源共栅结构,滤波网络采用简单的RC—CR结构。在GPDK 0.18μm CMOS工艺下进行的仿真,表明该读出电路的灵敏度为0.3mV/keV,探测能量范围为20～200 keV,单信道功耗为1 mW。