FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

DE1-SoC开发平台上的图像采集系统设计

本文详细介绍了基于Altera片上系统FPGA的嵌入式系统的设计方法,包括基于Qsys的系统硬件设计和基于片上系统EDS嵌入式软件设计.该设计采用Altera公司提供的soc_training image镜像内核文件,写入外存SD卡中,进行启动Linux操作系统,在QSYS中构建所需的硬件模块,在EDS开发套件平台上编写应用软件程序,最后通过板级验证实现系统功能.该系统通过FPGA的Video-in接口,实现了图像的捕捉功能,并存入到外设SD卡.     

基于FPGA的H.264/AVC视频解码系统验证平台的设计

FPGA验证已成为系统设计中的重要验证手段之一。详细介绍了基于FPGA的验证平台的硬件组成、工作过程及其设计过程中应该注意的问题。该验证平台主要用于对H.264/AVC解码系统进行硬件模块的验证,从而为整个视频解码系统的开发提供可靠的依据。     

基于FPGA软核的高速数据采集系统设计

为解决不同性能指标数据采集系统开发时间较长的问题,提出了一种将FPGA软核技术应用于高速数据采集系统设计的方法.系统以Xilinx公司的FPGA为例设计软核,使用VHDL语言对软核进行模块化设计.介绍了数据采集系统的硬件电路、USB固件程序、USB驱动程序以及LabVIEw上位机的设计.该数据采集系统结构可移植性强,有利于缩短同类型系统设计研发周期.     

基于SynoTPys VMM方法的FPGA验证技术

针对可编程器件在数字系统设计领域日益显现的重要性,分析了基于现场可编程门阵列(FPGA)的硬件设计的质量保证方法,指出必须对FPGA设计进行充分的验证以提高相应产品的可靠性.从验证方法和方法学角度阐述了验证平台的发展趋势,比较了当前主流的验证方法学,基于Synopsys VMM方法提出并实现了一种层次化的通用验证技术,运用该技术搭建的验证平台已在工程实践中得到应用,验证结果表明,在保证平台通用性的同时提高了验证效率.     

基于Synopsys VMM方法的FPGA验证技术

针对可编程器件在数字系统设计领域日益显现的重要性,分析了基于现场可编程门阵列(FPGA)的硬件设计的质量保证方法,指出必须对FPGA设计进行充分的验证以提高相应产品的可靠性.从验证方法和方法学角度阐述了验证平台的发展趋势,比较了当前主流的验证方法学,基于Synopsys VMM方法提出并实现了一种层次化的通用验证技术,运用该技术搭建的验证平台已在工程实践中得到应用,验证结果表明,在保证平台通用性的同时提高了验证效率.     

USB2.0接口系统的设计与应用

提出了一个新颖实用的USB2.0接口系统架构,基于此架构设计了一个PC和设备之间的USB2.0接口系统。系统设计包括了硬件电路、MCU固件、主机驱动和应用程序。设计着重于批量传送功能,经FPGA验证,在数码相机系统应用中,传输稳定可靠。     

基于FPGA的OFDM基带软硬件联合验证平台的设计

针对OFDM基带系统的软件仿真和硬件验证,提出并设计了一种基于FPGA的OFDM基带系统软硬件联合验证方案。在该方案中,基带系统由上位机的软件基带部分和FPGA的硬件基带部分组成。两者之间的数据连接由基于以太网的UDP协议实现,从而在验证平台上实现了完整的基带系统。应用实例表明,在所提出的基带系统验证平台中,软件仿真可以运行于实际信道,硬件验证的结果可以得到灵活的实时处理。因此该平台为基带系统的设计提供了从算法研究到硬件实现的统一测试环境,有效提高了设计效率。     

通用FPGA算法测试平台

基于FPGA实现的通信系统需要进行大规模的数据测试,为缩短FPGA的设计周期以及降低大数据量测试带来的复杂性,基于DSP处理器建立了一个通用FPGA测试平台。采用此平台可以对FPGA上不同功能的算法进行功能、可靠性的测试,解决了传统FPGA测试方法难以进行大数据量、长时间测试的问题。该平台易于扩展,可以直接应用于多种通信系统的硬件实现。     

嵌入式微处理器的系统验证平台设计*

基于FPGA和嵌入式操作系统VxWorks的优点,设计了"龙腾R2"微处理器的系统验证平台.在该验证平台上成功调试了VxWorks操作系统以及该验证平台支持的所有tShell和wShell命令及大量的测试程序.实践表明,该验证平台的调试和错误定位方法快捷有效,提高了验证效率,缩短了设计周期.     

RS-PC译码器芯片设计的FPGA验证

在分析FPGA验证对ASIC设计的作用的基础上,提出了一种为了验证RS—PC译码器芯片设计的FPGA验证方案。该方案具有可测试性强,灵活和通用的特点。     

芯片开发功能验证的形式化方法

在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性.同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率低、工作量大等问题.本文提出了一种新型验证设计模型和生成代码一致性的方法.该方法利用MSVL语言进行系统建模,并通过模型提取命题投影时序逻辑公式描述的系统的性质,通过统一模型检测的原理,验证模型是否满足性质的有效性.进而,应用信号灯控制电路系统作为验证实例,对验证方法做了检验和说明.     

AS5643协议处理FPGA的仿真验证

现代FPGA设计中,仿真验证是证明FPGA设计能正确实现其功能的过程,是保证FPGA设计质量的有效手段之一。文中在分析AS5643协议的基础上,搭建了有效可靠的虚拟验证平台,重点研究了虚拟验证平台的构建方法,并开发相应的功能模型和测试用例。通过把这些功能模型挂接在FPGA的外部接口上,将初始化信息写入到相应的寄存器和配置DPRAM中,达到模拟FPGA的工作过程来进行各项测试工作。该验证平台适用于AS5643协议处理专用FPGA,验证方法提高了验证效率,缩短了整个设计验证周期。     

基于VHDL与ECS的CA-D6驱动时序设计

简要介绍了高帧频摄像头CA-D6的图像传感器IA-D6的工作原理,分析了高帧频摄像头CA-D6采集图像的驱动工作时序。分析比较了进行时序设计的几种常用方法,着重介绍了如何利用XILINX综合工具ISE的两种输入设计方法VHDL（可视化硬件描述语言）和ECS（原理图编辑器）相结合来设计以及实现高帧频摄像头CA-D6的驱动时序,并给出了时序仿真结果。该设计已被应用到课题之中。     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。     

“龙腾”处理器FPGA验证平台的优化设计

随着超大规模集成电路的发展,FPGA验证已经成为大型设计的一种主要验证手段;一个验证平台的设计不仅影响验证的效率,而且有时还会影响验证的结果,在仔细分析原有"龙腾R2"FPGA验证平台基础上,对该设计平台进行了优化设计,设计采用外挂的Flash存储验证指令,去掉了下载电路,避免每次掉电之后需要重新下载验证指令,节省了验证的时间;此设计已经通过验证,并在实际的龙腾系列处理器验证中得到应用。     

SV DPI技术在FPGA仿真验证的应用探讨

SystemVerilog作为近年来逐渐流行的FPGA验证语言,包含了丰富的验证特性：DPI、断言技术、功能覆盖率等,其中DPI接口技术可以帮助验证工程师在验证平台中实现对C或C++的调用,验证工程师可以通过编写C函数来实现复杂激励模型设计,同时也为进行复杂算法的FPGA设计的仿真验证提供了新的验证思路。本文提出一种基于DPI接口的FPGA仿真验证方法,实验表明：利用该方法搭建的仿真验证平台相对于传统的纯verilog验证平台,具有更高的仿真效率和验证的灵活性。该验证方法为算法级FPGA设计的确认测试提供了新的验证思路。     

USB设备控制器IP核系统设计及FPGA实现

本文针对USB设备单芯片设计方法,介绍一种USB设备控制器IP核系统的设计,提出SIE核心控制流程,能满足设备控制器最大限度精简指令,同时对USB设备控制器如何屏蔽USB协议做了部分探讨,并简述了FPGA验证。     

Hybrid Approach to Faster Functional Verification with Full Visibility

For functional verification, software simulation provides full controllability and observability, whereas hardware emulation offers speed. This article describes a new platform that leverages the advantages of both. This platform implements an efficient scheme to record the internal behavior of an FPGA emulator and replay the relevant segment of a simulation in a software environment for debugging. Experimental results show an order-of-magnitude savings in debugging time compared to a software-only simulation approach.     

H.264视频解码器中帧内预测模块的硬件设计

提出一种能实时处理的H.264/AVC帧内预测硬件结构.通过对H.264/AVC各个预测模式的分析,设计了一个通用运算单元,提高了硬件资源的可重用性.采用4个并行运算单元计算预测值,对运算比较复杂的plane模式预处理,并设计模式预测器,加快了系统处理速度.硬件电路结构已通过RTL级仿真及综合,并在Altera公司的C...