基于JESD204B标准的多通道数据同步传输设计

多通道数据同步采集传输是信号采集系统要解决的关键问题。针对多通道数据采集系统前端模拟部分与后端数字信号处理部分高速同步传输面临的挑战,文中介绍了采用基于JESD204B协议的模数/数模转换器(ADC/DAC)与现场可编程门阵列相结合的数据同步传输设计,简述了该系统的基本架构。对基于JESD204B标准子类1的多通道数据采集传输过程中的延时原因进行了分析,利用JESD204B标准子类1同步原理,通过关键控制信号的设计和处理,可以实现接收多通道和发送多通道数据同步传输,有效控制板间及板内多片ADC/DAC之间进行同步采样,从而解决信号采集系统带宽和采样率提高带来的挑战。     

基于JESD204协议的AD采样数据高速串行传输

为解决传统采样数据并行传输时受码间同步及串扰影响的问题,研究了ADC采样数据的高速串行传输协议——JESD204协议,提出了一种具有自主知识产权的、基于FPGA中高速串行收发器GTX实现JESD204协议IP核的方法,实现了对ADC采样数据的高速串行传输并接收。实验表明,采用基于JESD204协议的高速串行传输方式可实现单通道3.2 Gb/s的传输速度,符合机载通信终端小型化的发展趋势。     

国际要闻

ADI推出集成JESD204B串行接口的8通道超声接收器Analog Devices,Inc.(ADI)最近推出业界首款8通道超声接收器AD9671,集成片内JESD204B串行接口。通过集成该5Gb JESD204B接口,ADI的全新AD96718通道接收器与其它数据接口标准相比,可减少多达80%的超声系统I/O数据路由。减少路由可满足制造商设计小型、高性能超声系统的需要,在简化超声设备电路板设计的同时,更符合业界对更高数据速率、更多通道数和更佳图像分辨率的要求。AD9671接收器能够调理8通道射频到基带频     

基于JESD204B协议的数据传输接口设计

为解决AD采集项目中PCB布线复杂及码间同步的问题,对基于JESD204B协议的数据传输接口进行了研究。文中利用Xilinx Kintex-7 FPGA的GTX高速收发器,实现了基于JESD204B协议的数据发送和数据接收接口。在仿真测试平台,将构造的正弦信号送入发送接口,再经接收接口解析出来,与发送的原始数据比较,验证JESD204B数据传输接口的逻辑功能。经测试,发送前的原始数据与从接收接口解析出的数据一致,所设计的电路实现了基于JESD204B协议的数据传输功能。     

P-L波段多通道数字收发组件设计

通过P-L波段数字T/R组件的研制，实现了DC-2000 MHz频率范围内任意波形信号的射频直接产生和射频直接采样，并通过JESD204B协议和同步时钟驱动的设计，实现了多数字通道间的收发同步，最终通过上位机软件实现对多数字收发通道的波形、频率、相位等参数的实时控制。     

基于AD9154的八通道信号产生器设计

本文设计了八通道信号产生器,以适应通信对抗装备的发展。JESD204B是一种高速串行总线协议,主要应用于转换器与FPGA的数据传输接口,和并行数据总线相比有着明显的优势。AD9154是一款具有JESD204B接口的四通道模数转换器(DAC)。现场可编程门阵列(FPGA)可产生数字波形信号,其高速串行收发器接口可通过JESD204B总线协议将波形数据发送给AD9154芯片产生模拟信号。使用2片AD9154与1片FPGA为核心器件,完成硬件电路和软件程序设计,最后测试了产生信号的技术指标。     

基于JESD204B的多帧同步实现技术

ADI公司的AD9680是一款14位、双通道、最大采样速率为1 GSPS且支持JESD204B接口的模数转换芯片。JESD204B接口是目前流行的高速ADC芯片采用的数据通信接口之一,具有传输速率高、抗干扰能力强和芯片间同步方便等优点。在实际工程中,当要求多片AD9680相位同步时,经常会遇到各种各样的问题。借助AD9680设计了一款多通道采集模块,描述了一种基于JESD204B协议的多帧同步实现技术,探讨了同步采集技术实现时容易碰到的一个问题,并为之提供了一个简单有效的解决方法。     

基于JESD204B协议的高速数据传输接口设计与实现

为解决高速AD采集项目中PCB布线复杂及多通道数据同步的问题,对基于JESD204B协议的数据传输接口进行了研究。文中利用Xilinx FPGA的GTX高速收发器,实现了基于JESD204B协议的10Gbps数据传输。简述了该系统的架构,详细地阐述了JESD204B链路建立的关键参数配置和数据帧解码的软件设计,并结合Matlab程序对系统的指标进行测试。     

基于JESD204B的接收端数据链路层设计与实现

行业新标准JESD204B支持高达12.5 Gbit/s串行传输速率,是解决数据转换器与逻辑器件之间高速数据传输问题的主流接口。采用四字节并行处理方案实现了JESD204B协议接收端数据链路层电路,完成协议功能的同时将电路工作时钟频率由1.25 GHz降低到312.5 MHz,使其能在CMOS工艺下使用标准数字电路设计流程实现。将Verilog HDL实现的电路与XILINX JESD204B 6.1v版本的发送端IP核进行对接,验证了该方案的可行性。在Design Compiler平台上,采用65 nm LP CMOS工艺数字标准单元库,对设计方案进行了综合评估。实验结果表明,该方案在工作频率和功能方面均能满足JESD204B协议规范。     

JESD204B接口的低功耗策略及实现

JESD204B接口由于其内部两级PLL(锁相环)输出的高数据速率以及物理层结构特点,使得该接口在工程应用中的功耗普遍较高.通过对JESD204B接口进行拆解分析,提出基于数据收发时序的功率态转换、Controller状态切换及接口的整体初始化三种软件驱动控制低功耗策略.在不同的传输时隙结构中,减少该接口在整个数据传输...     

JESD204B接口协议中的加扰电路设计

数据加扰有助于避免在高速串行传输中出现频谱杂散,对JESD204B协议规定的加扰电路进行了具体设计和实现。首先详细描述了协议要求,以8位并行加扰为例阐述了自同步加扰和解扰的电路原理,最后根据解扰器输出状态与初始状态值有关这一问题提出了改进的电路结构以及关键设计代码。仿真结果表明,该改进电路完全满足协议要求,可应用于JESD204B规范的高速串行接口电路设计。     

数据传输系统的FPGA一体化设计与实现

当前的差分相移键控（DPSK）数据传输系统大多是采用独立的数据调制解调终端设备和收发信设备组成的,集成度低、可靠性较差,存在内部信号量化噪声。通过应用现场可编程门阵列（FPGA）加高速数字信号处理设计技术,将数据传输系统中的信号进行DPSK调制,基带到射频信号的数字上变频,以及信号的解调与射频到基带信号数字下变频进行一体化设计,解决了DPSK调制解调终端设备与射频信道设备相互独立所带来的集成度低、可靠性差,以及设备间信号变换引起信号受损等问题。     

JESD204B接口协议中的8B10B编码器设计

JESD204B作为SERDES接口的最新标准协议,相较于传统的接口标准,在众多方面有着明显的优势,可支持高达12.5Gbps的多通道同步和串行数据传输。基于JESD204B接口协议设计和实现了一种新型8B10B编码器。利用极性信息简化编码码表;利用3B4B与5B6B并行编码提升电路工作频率;利用人为加入一位均衡信息,减少逻辑处理层数。同时对协议规定之外的控制字节作以特殊处理。仿真结果表明,该电路完全符合协议规范,并在电路面积、功耗及最大工作频率等方面具有一定优越性。     

基于 JESD204B 协议的雷达视频信号同步传输设计与实现

以宽带测向接收机中多波束比幅测向为背景,设计了基于JESD204B协议的高速背板视频信号同步传输方案。时钟、JESD204B协议参数的设计合理,实现了2块多通道视频幅度采集板与1块数据处理板之间线速率为6．25 Gbps的高速同步传输,解决了多波束比幅测向前多通道视频信号传输同步问题。     

JESD204B接口协议中的8B/10B解码器设计

JESD204B是一种用于数据转换器和逻辑器件内部高速互连的行业新标准,可支持高达12.5 Gbit/s的多通道同步和串行数据传输。设计和实现了一种符合JESD204B协议规范的8B/10B解码器,除了能够正确解码外,还包括控制字符、判断电路、数据极性检测和错误码字检测电路。利用极性信息简化了解码电路,利用组合逻辑提高了检错和极性检测速度,采取并行处理的拓扑结构加快了电路运行速度。跟其他典型电路相比,在芯片面积上缩小了近50%,最高工作频率提高了25%,满足JESD204B协议的指标要求。     

基于JESD204协议的高速串行采集系统

在通信设施、成像设备、工业仪器仪表等需要大量数据的系统中,要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局和串行LVDS方法的比特率限制,给设计人员带来技术障碍。文中基于Xilinx Vertx6 FPGA 的GTX高速串行接口实现了JESD204B协议,有效地解决了传统采集数据并行传输时的各种问题     

一种复用传输射频和基带信号的新方法

介绍了一种在同轴电缆上,射频和基带信号复用传输的新方法。设计了射频信号和基带信号隔离电路,采用C-MBUS标准传输基带信号,在长为1 km、传输射频信号功率为40 d Bm的同轴电缆上,达到了4 800 b/s的数据传送速率,且同时可以为通信从机节点提供10 m A的电流。该方法具有硬件电路简单、成本低廉,容易组网的优点,适用于在射频线路上同时传输低数据速率的附加信息。