基于PCI总线高速数据采集卡的SDRAM控制器设计

为了满足基于PCI总线的高速数据采集卡中大批量数据存取使用需要,设计了一种工作在整页模式下的SDR SDRAM控制器;简单介绍了SDRAM工作原理,详细阐述了SDR SDRAM控制器模块的组成结构及其在整页模式下读写状态机实现方法;使用Al-tera公司的FPGA器件EP1C6Q240C8N,在QuartusⅡ6.0开发环境下进行仿真并应用于实验室自行研发的数据采集卡进行实验验证,通过DMA方式读取SDRAM中数据,PCI总线传输速率能达到85MB/s以上,实验结果证实了该控制器的实用性和正确性。     

则灵又出两主板

则灵公司新近推出了 ZL-M6V2和 ZL-M5V8两款采用 VIA 芯片组的主板。ZL-M6V2是一款可以在133MHz 总线频率运行的主板,采用 VIA Appllo Pro 133芯片组设计,支持全系列 Intel PⅡ、PⅢ及 Celeron 处理器,最重要的是它支持133MHz 总线频率和 Ultra DMA/66界面。ZL-M5V8采用了 VIA MVP4主控芯片组,该主板支持全系列 Socket 7CPU,外频可高达124MHz,且支持最新的 Ultra DMA66硬盘传输规格。     

谈Ultra DMA/66

在人们心目中 Ultra DMA/66是与高速数据传输挂上钩的产物。你看原来Ultra DMA/33硬盘的数据传输速度就已经很快了,那么符合最新 Ultra DMA/66协议的硬盘,其数据传输速率岂不是要比原来的 Ultra DMA/33快上一倍? 人们的愿望是好的,但在实际当中,Ultra DMA/66是否真的有那么神奇吗? 我们首先从硬件上来看 Ultra DMA/66吧。如果您的电脑要想真正支持UDMA/66,那么不仅是硬盘需要符合UDMA/66协议,主板也需要支持UDMA/66协议,甚至硬盘与主板的联接线也需要符合UDMA/66的。 虽然Ultra DMA/66硬盘能直接插到主板的Ultra DMA/33 IDE接口上作Ultra DMA/33硬盘使用,但它与原 UltraDMA/33硬盘相比依然有细微的不同,首先从硬盘机件构造来看,Ultra DMA/33硬盘与 Ultra DMA/66硬盘的机件构造基本     

基于NiosⅡ的CF卡光盘码流数据记录系统

连续数据存储已经越来越受到重视,针对其设计了一种基于Nios Ⅱ软核CPU的光盘码流数据存储记录系统.存储介质为CF卡.主要介绍了Nios Ⅱ的优势特点以及CF卡的结构,利用两片DPRAM设计了保证记录连续码流的输入输出模块,实现了读写硬件接口,完成了对CF存储卡扇区的读写操作,并充分发挥DMA传输的优势,实现了数据码流的传输和记录.     

基于PCIe总线的高速数据采集卡设计与实现

针对高速数据采集系统中对数据实时处理和高速传输的需要,使用Altera公司FPGA提供的PCIeIP硬核设计了一种基于PCIe总线的高速数据采集卡.重点从采集卡整体设计、硬件接口以及软件程序实现等几个方面进行分析阐述,并针对其高带宽的优势,比较详尽地介绍了PCIe总线的高速DMA数据传输状态机的实现方法.在QuartusⅡ11.0开发环境下利用SignalTapⅡ在线调试并进行实际传输验证,测试表明该采集卡的传输速度满足了高速采集领域的要求,并且性能稳定.     

新一代硬盘接口协议——Ultra DMA／33

Ultra DMA/33硬盘协议是由Quantum和Intel提出并在97年开始广泛使用的新一代ATA/IDE硬盘接口协议,由于Ultra DMA/33是继ATA及ATA-2之后出现的,所以又被称为ATA-3或Ultra ATA.它的最大特点是让IDE时钟脉冲在正负两相同时工作,使硬盘效率较之以前单相工作的ATA-2硬盘提高了一倍,即从以前的16.6MB/S增加到现在的33MB/S.Ultra DMA/33不仅可以增加数据的传输率,还因使用了CRC数据传输失误检查码而大大改善数据传输的正确性和完整性.     

基于FPGA的A/D转换采样控制模块的设计

本文采用FPGA器件EP1C6T144C8芯片代替单片机控制A/D转换芯片ADC0809进行采样控制,整个设计用VHDL语言描述,在QuartusⅡ平台下进行软件编程实现正确的A/D转换的工作时序控制过程,并将采样数据从二进制转化成BCD码.本设计可用于高速应用领域和实时监控方面.     

升技Hot RodTM 66卡

主板大厂商升技电脑在前不久推出了一款BX芯片,并支持最新Ultra DMA／66界面以及Soft Menu Ⅱ技术的Slotl主板——BE6,BE6与目前其他BX主板最大的不同在于对Ultra DMA／66的支持。     

基于FPGA的轨道振动信号数字监测接收机设计

设计了一种基于FPGA的轨道振动信号数字监测接收机,详细阐述了接收机的数据流走向及其振动信号频域分析的实现.设计中以Altera的cycloneⅢ系列芯片EP3c25Q240C8为硬件平台,以QuartusⅡ9.1为软件平台,数据存储缓存单元使用ISIS公司的IS61NLP102418,频域分析则使用1024个点的FFT,进行功率谱估计.     

DMA硬盘模式你用了吗?

Ultra DMA硬盘模式是97年由Quantum和Intel公司联合提出,由计算机硬件领域的几个“龙头老大”-Seagate公司、Intel公司和Quantum公司共同设计和开发的.现在,这种模式已被硬盘厂商广泛采用.Ultra DMA(以后简称DMA)模式确立了新的性能走向,并具有多种优秀的性能.该模式充分利用了硬盘上的DMA控制器,使硬盘在数据传输过程中无需CPU的过多介入,从而使得CPU可以一心一意地处理其它事务.而且DMA模式还能让IDE时序中的时钟脉冲的正负两项同时工作,一改过去的单项工     

基于FPGA的IDE硬盘接口卡的实现

本文介绍了一种基于FPGA技术的IDE硬盘接口的设计。该卡提供两个符合ATA-6规范的接口,采用FPGA实现了两套IDE接口功能,设计支持PIO和UltraDMA传输模式,文章侧重于介绍用FPGA实现IDE接口协议的具体方法。     

用于转子遥测的嵌入式高速数据存储系统设计

为了满足转子参数遥测时海量数据实时存储的需求,提出了一种基于FPGA和ATA硬盘的嵌入式高速数据存储系统设计方案.重点研究了ATAPI-6(AT attachment with packet interface-6)协议中 ATA主机控制器的工作流程和Ultra DMA传输的关键时序,在此基础上设计了基于FPGA的AT...     

基于FPGA的A/D转换采集控制模块设计

采用FPGA器件EP1C3T144C8N处理器,对A/D转换芯片AD7714进行采样控制.整个设计在Quartus I平台下进行软件编程,采用Verilog语言描述,实现正确的AD7714转换的工作时序控制过程,并将采样的数据存储起来进行处理.本设计可用于微弱信号采集和实时监控方面,仿真结果显示该模块工作性能稳定、可靠性高、使用方便.     

有功电能计量IP核的设计

对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用VHDL作为设计语言,在QuartusⅡ软件下完成综合和仿真,并在Altera公司的FPGA芯片CycloneⅡEP2C35F484C8目标板上实现设计。     

数字调制器载波产生电路的FPGA设计

数字调制器载波产生电路的FPGA实现通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的实现方案,可有效地节省FPGA的硬件资源,提高运算速度。电路在FPGA芯片EP1C12Q240C8上实现,并通过QuartusⅡ嵌入式逻辑分析仪SignalTapⅡ对硬件进行了实时测试,测试结果验证了设计的正确性及可行性。     

基于FPGA的DMA方式高速数据采集系统设计

提出了一种基于FPGA的DMA方式高速数据采集系统设计方案.该方案由底层控制器提供精确采样时序,保证ADC器件的采样吞吐;采用支持PCI协议的DMA方式的数据采集机制,优化数据采集存储及向上位机交互方式,以确保采集数据的高实时性.该方案具有良好的移植性,可应用于采样速率高、数据采集量大、数据实时性要求高的数据采集系统.     

DSP与FPGA协同全景成像中用逆向波形分析实现双核DMA通信

提出基于逆向波形分析的方法,实现DSP与FPGA之间的双核DMA通信,用于满足高分辨率、实时折反射全景成像双核嵌入式系统中DSP与FPGA之间全景图像数据高速传输的需要。其原理是：运用逆向工程思想对传统DMA操作进行波形分析,并根据波形分析结果实现DSP和FPGA的双核DMA数据传输。实验表明,所提出的双核DMA通信方法,DSP与FPGA之间的数据传输速度最高达4.704Gbps（即588MBps）。     

基于XC6SLX45T平台的PCIe数据卡设计

为提升数据传输速率、提高数据处理灵活性,提出一种基于FPGA的的PCIe数据卡设计方法.该方案选用Xilinx公司的XC6SLX45T平台,采用IP核的方式设计了一款PCIe数据卡.该卡采用DMA传输模式,通过DMA读写提高传输速率,其数据传输速率可达到400 Mbps.     

多通道步进电机控制系统设计

设计了一个基于单片机与FPGA的多通道步进电机控制系统.该系统采用Altera公司的CycloneⅡ系列EP2C8Q205C8 FPGA芯片进行开发,采用Verilog HDL语言进行硬件电路设计,实现多通道步进电机的启动、加速、减速、停止等功能.通过新华龙C8051 F060单片机对设计的电路进行实际测试.上位机软件由Delphi 7设计.     

μC/OS-Ⅱ内核在FPGA上的硬件化设计与实现

针对操作系统内核占用系统资源的问题,提出了一种新的实时操作系统设计与实现方法。在仔细研究了μC/OS-II后,改进了原μC/OS-II的TCB模块,配合多任务调度状态机构成的硬件调度系统替代了软调度系统,提高了多任务调度性能并将改进的系统内核在FPGA上硬件化。通过修改51内核,设计了多任务映射的堆栈区,解决了51系列微控制器堆栈过小无法运行多任务的问题。