一种改善频率合成器相位噪声的方法

在现代电子技术中,数字式频率合成器在通信、雷达等系统中得到了广泛的应用,其相位噪声直接影响到系统的整体性能。提出了利用变频锁相方法改善微波波段频率合成器的相位噪声,并进行了频域分析,给出了相应的环路滤波器的设计。最后的实验结果给出了变频锁相与直接锁相的频率合成器相位噪声比较,可以看出采用变频锁相方式的频率合成器的相位噪声有了很大的改善。     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

锁相式频率合成器相位噪声分析与仿真

相位噪声是影响频率合成器性能的重要指标,首先分析了锁相式频率合成器各个组成部分的相位噪声,然后根据相位噪声传输函数,建立了频率合成器相位噪声的精确仿真预测模型.为了验证仿真方法的可靠性,设计了一个输出频率为2GHz的频率源,实验测得的相位噪声曲线和仿真结果非常吻合.     

S频段锁相频率合成器的设计

介绍了小数式锁相频率合成器的设计方法及相关理论,分析了影响锁相环相位噪声的主要因素并设计了环路滤波器和Wilkinson功率分配器。由实验结果可知,小数式锁相频率合成器具有很好的相位噪声和较高的频率分辨率。     

锁相环频率合成器最优环路带宽的选取

锁相环频率合成器环路带宽值的选取直接影响其输出相位噪声。基于此,本文首先介绍了锁相环的基本组成部分,然后分析了晶振、集成锁相芯片和压控振荡器相位噪声对频率合成器环路输出端的噪声影响,从而导出了最优环路带宽计算公式。并且通过基于PE3236芯片的频率合成器的输出相位噪声测量对最优环路带宽公式正确性进行了验证。结果表明:当根据最优环路带宽公式取值时,锁相环频率合成器的输出相位噪声满足实际应用需求。     

锁相式雷达频率合成器的相位噪声分析

本文详细分析混频锁相式雷达频率合成器的各组成部分的相位噪声情况,从中得出了各环节的相位噪声对输出相位噪声的影响,并给出了系统输出的总相位噪声表达式.     

基于ADF4350的S频段锁相频率合成器设计

频率合成器是现代通信系统中的一个重要组成部分,在数字通信、卫星通信、遥测遥控、雷达、导航等领域有着广泛应用。ADF4350是ADI推出的一款具有低相位噪声的宽带频率合成器。文中介绍了锁相频率合成技术的基本原理和性能指标,给出了一种利用ADF4350实现频率合成器的硬件结构和实现方法,并对其主要指标进行了测试,测试结果表明,该频率合成器表现出较好的散射水平和较低的相位噪声。     

一种超宽带超低相位噪声频率综合器

为了解决直接频率合成方法频带拓展困难和锁相频率合成方法相位噪声附加恶化严重的问题,设计了一种联合直接模拟频率合成和锁相频率合成的混频锁相频率综合器. 该频率综合器采用梳谱发生器激励超低相位噪声的偏移信号后,再将该信号插入锁相环进行环内混频,降低鉴相器的倍频次数进而优化输出信号的相位噪声,同时解决了超宽带混频锁相环的错锁问题. 该文设计的频率覆盖范围为12~24 GHz、步进为100 MHz的超宽带频率综合器实验测试表明:频率综合器在低频段12 GHz处相位噪声优于?116 dBc/Hz@1 kHz,在高频段24 GHz处相位噪声优于?109 dBc/Hz@1 kHz,相位噪声指标与直接模拟频率合成方法相当,均优于传统锁相方法20 dB以上. 本文混合频率合成方法具有超宽带和超低相位噪声的优点,可以用于高性能的电子设备和系统.     

低相噪数字锁相频率合成器

常规的数字锁相频率合成器具有电路简单，工作稳定可靠等特点，但由于鉴相器的倍增噪声往往比基准源的倍增噪声还要高，因而输出相位噪声较高，不能令人满意。本文提出一种双回路反馈锁相频率合成方案，成功地解决了这个问题，由于有效地抑制了鉴相器的倍增噪声，可获得较低的输出相位噪声。这种方案适用于诸如雷达系统等对频率源相位噪声有较高要求的电子设备。     

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL).介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果.     

Ku波段低相噪频率源的研制

阐述了Ku波段低相噪锁相频率源的研制过程。在低输入参考频率10 MHz的情况下,输出高达11.8 GHz的点频信号,倍频恶化达到61 dB,如何实现从10 Hz~1 MHz频偏范围内各点的相位噪声指标要求是需要攻克的技术难题。具有超低相噪基底的模拟鉴频鉴相器件HMC440的应用为该项目的成功研制奠定了坚实的基础。     

电荷泵PLL中PFD的设计

在电荷泵锁相环CP-PLL原理分析基础上,对其重要的组成模块鉴频鉴相器(PFD)进行了详细的理论分析和电路设计.在VCO的动态范围内,可实现任意频率误差下的快速频率跟踪,并最终实现零相位锁定.和一般的鉴相器比较,PFD工作在大的范围(-2π～ 2π),实现零相位误差.电路通过了基于上华0.5μmCMOS工艺的HSPICE模拟仿真验证,得到在5V电源电压和27MHz/s的参考频率下,PFD的增益Kpd为5/4πV/rad.     

一种改进的射频相位校准方法

根据微差变频移相原理,提出了一种射频相位校准的新方法.该新方法采用固定电长度,微小改变信号频率实现移相的新途径对射频相位进行校准.理论分析和实测结果证明,此新方法能提高射频相位的校准准确度,在实际工作中有一定的实用性.     

一种基于倍频技术的低相噪X波段频率源设计

为得到低相噪的X波段微波信号,运用微波倍频技术的原理设计了一种频率源。分别针对双极晶体管和场效应管倍频电路进行了具体分析和工程调试。最终完成的频率源实现了低相噪性能,相噪指标为-87 dBc@100 Hz,-102 dBc@1 kHz,-110 dBc@10 kHz。测试结果表明倍频电路除损失理论上的相位噪声外,基本不附加噪声。     

1V,19GHz CMOS分频器设计

对传统分频器电路工作在低电压（1V）时存在的问题进行了分析，在此基础上提出了一种新的分频器电路结构，将NMOS和PMOS管的直流偏置电压分开，有效地解决了分频器在低电压下工作所存在的问题，采用0．18μm CMOS工艺参数进行仿真的结果表明，该分频器在1V的电源电压下，能够工作的最高输入频率为19GHz，功耗仅为2．5mW。     

X波段低相噪合成频率源设计

利用阶跃恢复二极管的强非线性特征和50MHz参考源,设计出一种高效率微波梳状发生器基准信号源,并通过此信号源采用谐波双混频合成法研制出低相噪、高杂散抑制的X波段跳频频率源。主要性能参数实测结果为:输出频率7.6～8.5GHz,频率跳频间隔50MHz,相位相噪≤-105dBc/Hz/1kHz、杂散抑制≤-60dBc。     

卫星通信地球站终端设备锁相源相位噪声分配方法

提出一种单路单载波卫星通信地球站终端设备中各锁相源相位噪声的分配方法，并联系地球站终端设备的研制任务给出一个实例。     

一种双控制回路低相位噪声CMOS压控振荡器设计

在集成锁相环中，压控振荡器的输出频率范围要能随所有工艺和工作条件的变化而覆盖所需的频率范围。增大压控振荡器的增益而实现宽调协范围会增加压控振荡器和锁相环的相位噪声。在这篇文章中，通过两路控制来得到压控振荡器中心频率可调，实现了非常小的压控振荡器增益。     

DDS信号产生电路相位噪声的分析

相位噪声是制约DDS用于高稳定频率源的的关键指标。文中定量给出了DDS内部相位截断误差、幅度量化误差、DAC以及参考时钟源对相位噪声的影响，并着重分析了DDS外围电路对相位噪声的影响，讨论了相位噪声恶化的原因，给出了进行电路设计时需要注意的一些事项，对设计低相噪DDS信号产生电路有很大的帮助。     

基于异频相位处理的新型氢原子频标锁相系统

 在等效鉴相频率的基础上,提出了一种新型氢原子频标锁相系统的设计方案.利用频率信号间相位差变化的规律性,无需频率归一化便可完成相互间的线性相位比对即异频鉴相.将异频鉴相应用于主动型氢原子频标的锁相环路中,通过参考信号和被锁信号间等效鉴相频率的合理选择,可以做到异频率信号间的直接鉴相并能获得很高的锁相精度.实验结果表明了该设计方案的科学性和先进性,其锁相精度可达10-12/s量级,与传统氢原子频标锁相系统相比具有电路简单,锁相精度高,附加噪声小,可以异频直接锁相等特点,因而在导航定位、空间技术、通讯、计量、精密时频测控等领域获得广泛应用.