基于IEEE 1149.X标准的测试技术研究

IEEE1149标准及其子标准是基于边界扫描的测试技术，它们针对不同的应用环境采用相应的技术标准。它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试。本文讨论了IEEE1149．X中各标准的原理、结构，分析了各项技术的发展及应用，并举例说明了在实际中的测试应用。     

基于NiosII的边界扫描控制核的设计

本文基于ALTERA公司的Nios软核＋可编程资源FPGA的SOPC平台设计了一个边界扫描控制器IP核。该控制器基于Allera的SOPC系统及Avalon总线规范,完成自定了边界扫描控制核的设计方案及设计流程,通过SOPC中的Avalon总线接口,该控制器产生符合IEEE1149．1标准的边界扪描测试系统,能实现各种边界扫描测试。提高了系统设计的灵活性,加速了边界扫描测试效率。仿真及实验结果表明,该设计能够完成有效高速的边界扫描测试。     

边界扫描测试技术的发展和影响

扼要介绍边界扫描测试技术的发展、IEEE1149系列测试标准及其影响     

在设计中使用边界扫描

大多数电子工程师都了解边界扫描(边界扫描有时也称为JTAG、Scan和B-Scan),但可能许多人在设计中并没有使用这种用途广泛的测试技术.边界扫描也称为IEEE1149,它可提供许多好处,远远不止是测试印刷电路板(PCB)上的导线连接状态.设计人员现在利用边界扫描技术来初始化内建自测试(BIST)操作、编程闪存器件、检查模拟器件以及测试高速串行路径.     

混合信号总线测试

文中介绍了使用本研究室开发的混合信号边界扫描测试系统对KLIC实验芯片进行简单互连、扩展互连测试和CLUSTER测试。通过对测试结果的分析表明，IEEE1149．4测试总线在这些测试中是非常成功的，并同时指出了其局限性。     

基于ARM＋FPGA的重构控制器设计

为满足可重配置系统的灵活性要求,介绍了一种“ARM处理器＋FPGA”结构的重构控制器的设计,提出由ARM微处理器通过模拟JTAG接口的FPGA在系统配置目标可编程器件的方法。给出系统设计的硬件结构,并详细介绍了JTAG在系统配置FPGA的时序要求,以及在此结构中如何利用IEEE JTAG 1149．1边界扫描测试技术和喵述JTAG总线标准的XSVF格式配置文件来实现对目标可编程器件进行在系统配置。     

应用于FPGA芯片的边界扫描电路

针对在FPGA芯片中的应用特点，设计了一种边界扫描电路，应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现，兼顾芯片功能的测试；同时，加入了器件编程功能。在电路设计中采用单触发器链寄存器技术，节省芯片面积。版图设计采用0．6μm标准CMOS工艺，并实际嵌入FPGA芯片中进行流片。该电路可实现测试、编程功能，并符合IEEE1149．1边界扫描标准的规定，测试结果达到设计要求。     

支持IEEE1149.7标准的边界扫描控制器的设计与研究

为解决复杂芯片的测试与调试问题,提出支持IEEE 1149.7标准的边界扫描控制器。在对IEEE 1149.7标准和边界扫描测试技术进行深入研究的基础上,利用上位机进行软件编程,通过QuartusⅡ平台进行IP核的开发,成功设计出了支持IEEE 1149.7标准的边界扫描测试控制器。实验结果表明,控制器能够产生符合IEEE 1149.7标准的两线星型信号和四线输出信号。     

对你的VXI总线系统部件进行研究

开发基于VXI总线的测试系统比开发基于IEEE 488的测试系统需要具有更多的学识。尤其是在你的第一个VXI总线项目中,必须在一块原型卡上设计你自己的模块时特别有此要求。当要设计的原型卡是选用基于寄存器的而不是基于消息的时候更是如此。你必须学会VXI总线的寻址方法以及如何从模块读出与向模块写入数据。如果你是首次在制作VXI总线系统(或正准备制作),你可以从开发过自己的VXI总线模块的工程师第一次学习使用VXI总线的经历中学习一些东西。     

边界扫描测试技术及可测性标准IEEE1149.1

这是一篇关于可与数字专用集成电路(ASIC)的设计结合在一起的边界扫描测试技术概念的综合性文章。本文包括了IEEE可测性标准1149.1——可在设计、开发数字ASIC及系统的过程中实行的边界扫描测试技术——的特性及讨论。这些测试技术可以用于测试系统中的数字ASIC器件、装有器件的多层印刷电路板(PCB)及多芯片模块(MCM)。     

边界扫描测试技术的原理及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法，他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149．1—1990标准以后，边界扫描技术得到了迅速发展和应用。利用这种技术，不仅能测试集成电路芯片输入／输出管脚的状态，而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100％的故障覆盖率，且能实现高精度的故障定位。同时，大大减少了产品的测试时间，缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点，而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构，讨论了边界扫描技术的具体应用。     

基于外壳架构与测试访问机制的数字芯核可测试性设计

深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率.     

ALTECC_DECODER IP核的IEEE 1500 Wrapper设计

IP核的广泛应用提高了电路集成的效率。由于众多功能各异的IP核集成在电路中,完善的测试机制是确保其正常工作的前提。因此,如何对IP核进行测试成为复用IP核技术必须解决的问题。IEEE Std 1500提供了IP核的测试实现机制,文中基于IEEE 1500研究如何实现IP核的Wrapper设计,实验以Hamming码译码IP核ALTECC_DECODER为测试对象,验证了IEEE 1500 Wrapper可有效地对IP核进行测试。     

SoC的存储器Wrapper设计及故障测试

在系统芯片SoC测试中,存储器的可靠性测试是一项非常重要内容.IEEE Std 1500是专门针对嵌入式芯核测试所制定的国际标准,规范了IP核提供者和使用者之间的标准接口.基于此标准完成针对SoC存储器的Wrapper测试壳结构和控制器的设计.以32×8的SRAM为测试对象进行测试验证.结果表明,系统能够准确的诊断出存储器存在故障.     

Fault-based testing and diagnosis of balanced filters

The test and diagnosis of fully differential analogue filters are addressed in this paper. Full coverage of hard/soft faults affecting circuit behaviour can be achieved by adjusting the tolerance window of the built-in self-test circuitry and the amplitude and frequency of the input test signal. Under a single fault assumption, the faulty active or passive component is located and the actual defective value of a faulty passive component is determined. A test generation procedure which results in maximum fault coverage and maximal diagnosis of hard/soft faults in the filter is presented. The test and diagnosis approach can be made compatible with IEEE Std 1149.1 for boundary scan testing.This work is part of AMATIST ESPRIT-III Basic Research Project, funded by CEC under contract #8820.     

Security Extension for IEEE Std 1149.1

A security extension for IEEE Std 1149.1 is proposed. It provides a locking mechanism which prevents unauthorised users to interfere via test bus with the system normal operation. The security extension requires small hardware overhead and allows full conformance with IEEE Std 1149.1.     

基于边界扫描技术和Tcl语言的DualSRAM测试设计

集成电路（IC）的迅猛发展促进了测试技术的研究和发展,支持IEEE1149.1标准的边界扫描芯片的广泛应用,使得边界扫描测试技术日益被重视。Tcl语言是一种简明、高效、移植性强的语言,它与边界扫描技术的结合,扩展了芯片测试技术的应用,使得IC的测试更加灵活。本文以DualSRAM的测试设计为例,介绍了以边界扫描技术为基础的Tcl语言的应用,同时根据测试开发中遇到的问题,提出了一些可测性设计（DFT）的建议。     

VXI总线消息基器件的研制

由于ＶＸＩ总线协议规定了详尽的电气和机械规范,同时又提供了灵活的通讯协议,在自动测试领域和其它多仪器系统中已经得到了广泛的应用。ＶＸＩ器件研制中,上层控制软件和底层硬件、总线接口模块和功能实现模块之间是相对独立的,具有良好的模块化特征,因而相应部分的研制任务是可分的同,可以同步进行。基于同样的理由,器件资源具有可继承、可移植的特征．文中首先介绍了作者研制的ＶＸＩ总线消息基器件的结构和工作方式,并以