低导通电阻沟槽栅极LIGBT的模拟研究

横向绝缘栅双极晶体管(LIGBT)采用少数载流子的注入来降低导通电阻,完成了5μm外延层上普通LIGBT(C-LIGBT)、3μm外延层上的Trench Gate LIGBT(TG-LIGBT)设计及仿真.研究了利用沟槽结构改善LIGBT的正向特性和利用RESURF技术改善TG-LIGBT的反向特性.通过Silvaco TCAD软件验证了了击穿电压大于500 V的两种结构LIGBT设计,实现了导通压降为1.0 V,薄外延层上小元胞尺寸,且有低导通电阻、大饱和电流的TG-LIGBT器件.     

沟槽栅功率MOSFET导通电阻的模拟研究

为了进一步降低沟槽栅功率MOS器件的导通电阻,提出了一种改进的trench MOSFET结构.借助成熟的器件仿真方法,详细分析了外延层杂质掺杂对器件导通电阻和击穿电压的影响,通过对常规trench MOSFET和这种改进的结构进行仿真和比较,得出了击穿电压和导通电阻折中效果较好的一组器件参数.模拟结果表明,在击穿电压基本相当的情况下,新结构的导通电阻较之于常规结构降低了18.8%.     

基于超结结构的肖特基势垒二极管

在功率半导体器件中,高的反向击穿电压和低的正向导通电阻之间的矛盾关系是影响其发展的主要因素之一,选用超结结构替代功率半导体器件中的传统电压支持层能够有效缓解这一矛盾关系。该文设计和实现了一种超结肖特基二极管,其中的电压支持层采用P柱和N柱交替构成的超结结构。在器件的制作方面,选用成熟的单步微电子工艺,通过4次N型外延和4次选择性P型掺杂来实现超结结构。为便于对比分析,设计传统肖特基二极管和超结肖特基二极管的电压支持层厚度一致,且超结结构中P柱和N柱的杂质浓度均和传统肖特基二极管的电压支持层浓度一致。测试得到传统肖特基二极管的反向击穿电压为110 V,而超结肖特基二极管的反向击穿电压为229 V。表明采用超结结构作为功率半导体器件的电压支持层能够有效提高反向击穿电压,同时降低器件的正向导通电阻,并且当P柱区和N柱区内的电荷量一致时器件的击穿电压最高。     

600V槽栅IGBT优良性能的机理分析

槽栅结构对功率绝缘栅双极晶体管(insulate gate bipolar transistor,IGBT)的影响主要是n-漂移区的电导调制而不是对沟道电阻的改善,为了论证这一问题,采用仿真工具Sentaurus TCAD,针对600 V的Trench IGBT和Planar IGBT两种结构的阻断特性、导通特性和开关特性等进行仿真分析,重点研究了2种结构在导通态时n-漂移区和沟道区各自所占的通态压降的比例以及n-漂移区内的过剩载流子数量.结果表明:2种结构的沟道区压降所占比例较小且相差很少,槽栅结构的n-漂移区内载流子数量远超平面栅结构,电导调制效果更好,即槽栅结构主要是对n-漂移区的电导调制的改善.同时研究了2种IGBT结构的Eoff-VCE(on)折中曲线,发现槽栅IGBT具有更低的通态压降和关断损耗.     

新型结构的HEMT优化设计

该文通过对HEMT物理模型的分析及对之前所设计的HEMT结构的总结,利用TCAD进行仿真,分析了器件中2DEG电子浓度和电子迁移率以及栅漏电流随In含量的变化规律。提出了一种新型结构Al0.3Ga0.7N/AlN/GaN/In0.1Ga0.9N/GaN HEMT,并对栅长0.25μm和栅宽100μm的器件进行了优化设计,器件的栅压为1V时,阈值电压-5.3V,最大漏电流为2 220mA/mm,获得最大跨导为440mS/mm,且在-3.5～-0.5V范围内跨导变化量很小,说明优化后的器件具有良好的线性度。     

H型栅PMOS跨导双峰效应建模

H型栅SOI PMOS结构因为其抗辐照能力强,对称性较好,在SOI电路设计中得到广泛应用。但其跨导在栅电压变化时具有明显的双峰效应,而通用的BSIMSOI模型无法反映出该类器件的跨导双峰效应,为器件特性的仿真和预测带来了挑战。针对此问题,基于BSIMSOI仿真模型,利用子电路定义了两条并联的晶体管沟道,建立了H型栅PMOS结构的SPICE模型。该模型可有效表现SOI工艺下的PMOS器件的双峰效应。实验结果表明,与BSIMSOI相比,该文提出的模型误差均方根值(RMS)从6.91%下降至1.91%,同时,利用BSIMSOI的bin参数后,将W较小尺寸的模型RMS值降低了60%以上,可以良好地适用于SOI工艺H型栅PMOS结构建模和电路设计当中。     

高速SOI-LIGBT的数值分析

研制出He离子注入局域寿命控制SOI横向绝缘栅双极晶体管(SOI-LIGBT),有效地提高了器件的关断速度,且与集成电路工艺相兼容。数值模拟表明,该器件的tf~VF折衷关系优于采用非局域寿命控制的器件,在相同关断速度下其正向压降可降低0.6~1.4 V,避免了阳极短路结构的正向快速返回现象。     

绝缘栅双极型晶体管IGBT

八十年代发展起来的新型复合器件——绝缘栅双极型晶体管IGBT,采用了双导电机制;它的输入级为一种利用MOS栅控的场效应晶体管,具有MOSFET的高输入阻抗和电压控制的特性;输出级为双极型功率晶体管GTR,具有输出阻抗低和电流密度大的特点,而且它的开关速度又远远高于GTR。共等效电路图如图一所示,因此这种器件可以用逻辑电平信号直接驱动控制较大的功率。具有电压型控制的特点:输入阻抗高、需要的驱动功率小,控制电路简单、导通热胆小饱和压降小、开关损耗低、通断速度快工作频率高、电流容量大耐电流冲击范围宽等诸多的优点。由于IGBT集中了MOSFET与GTR的优点于一体,而扬弃了它们的缺点,故而发展迅速,正日益广泛运用于变换器、逆变器、开关电源等回路中。IGBT取代功率双极型晶体管和功率场效应晶体管已是发展的必然趋势。     

基于灰色理论的风机变桨距驱动器故障预测

为了提高风力发电系统中的变桨距驱动器的可靠性,提出了以检测IGBT导通压降为基础,采用新息灰预测算法的变桨距驱动器故障预测方法.利用IGBT导通压降的历史数据建立GM（1,1）灰预测模型,对IGBT将来时刻的导通压降进行预测,一旦IGBT预测导通压降超过阈值,系统报警并收桨.采用等维新陈代谢算法,根据实际情况随时更新数据序列,以保证预测模型的新鲜度.提出自动变步长灰预测方法,并通过实验数据得出选取步长的经验公式.设计了IGBT导通压降检测电路,该电路抗干扰能力强、反应速度快,而且结构简单、可靠性好.实验结果表明,等维新陈代谢灰预测算法可有效预测出IGBT导通压降,提高了风机收桨的可靠性.     

一种具有两层堆叠的LDMOS结构

为了缓解LDMOS中比导通电阻与击穿电压之间的矛盾关系,提出了一种具有2层堆叠结构的LDMOS器件.该结构由2个独立的LDMOS器件堆叠形成,因而在此器件导通时,2个LDMOS的漂移区形成了2条电流路径,且由于上层LDMOS的衬底能够将2条电流路径隔离,从而使得2条路径上的电流独立工作而不互相干扰,进而提高器件的导通电...     

提高雪崩击穿电压新技术——深阱终端结构

研究了深阱终端结构提高击穿电压的原理,模拟分析了阱中介质、阱深、阱宽及阱表面场板对击穿电压的影响。结果表明,带有场极的深阱终端结构可以提高击穿电压到平行平面结的90%。同时,深阱终端结构在不减小散热面积的情况下,还大大减小了结面积,减小了漏电流,有助于改善器件的频率特性,提高器件的稳定性。     

具有高频高压大电流优值的超结集电区SiGe HBT

为了在兼顾特征频率( fT )和电流增益(β)的情况下有效提高器件的击穿电压( BVCBO/BVCEO ),利用SILVACO TCAD建立了npn型超结集电区SiGe异质结双极晶体管( heterojunction bipolar transistor,HBT)的器件模型.研究表明：通过在集电结空间电荷区( collector-base space charge region,CB SCR)内引入p型超结层可有效降低“死区”内的电场强度,使较高的电场强度转移至“死区”外较深的CB SCR内,进而在几乎不增加CB SCR宽度的情况下抑制碰撞电离,达到提高击穿电压、改善fT和β的目的.随着p型超结层厚度( dp )的增加,击穿电压BVCBO和BVCEO的改善也越明显.但dp值需优化,较大的dp值将引发Kirk效应,大幅降低器件的fT和β.进一步通过优化p型超结层的dp值,设计出一款dp为0.2μm且具有高频高压大电流优值( fT ×BVCEO ×β)的新型超结集电区SiGe HBT.结果表明：与传统SiGe HBT相比,新器件的fT ×BVCEO ×β优值改善高达35.5%,有效拓展了功率SiGe HBT的高压大电流工作范围.     

NPB层嵌入MgF_2超薄层对OLED性能的影响

将MgF2超薄层嵌入有机电致发光器件(OLED)的空穴传输层NPB中,制备了结构为ITO/NPB(10nm)/MgF2(xnm)/NPB(20nm)/Alq3(30nm)/Al(30nm)的一系列OLED。测试结果表明,合适厚度的MgF2可有效降低器件启亮电压,提高器件的发光效率。MgF2厚度为0.5nm的器件启亮电压只有2.3V,较未嵌入MgF2器件降低2V;MgF2厚度为1.0nm的器件最大电流效率达到3.93cd/A,最大光功率效率达到1.58lm/W,较未嵌入MgF2器件分别提高95%和110%。     

Development and realization of P-channel VDMOS

The relationship among the breakdown voltage, the epitaxial layer parameter and the on-state resistance of P-channel VDMOS has been analyzed. By using Silvaco, the structure, physical parameters and electrical properties of the P-channel VDMOS cell are simulated and optimized. Also, a terminal structure has been designed for this device. An 80V/14A P-channel power VDMOS has been successfully designed and manufactured totally based on the process of domestic fab, with both of its static and dynamic characteristics reaching the design criterion during the tests.     

HVIC中的高压器件：RESURF结构LDMOSFET

RESURF(减小表面电场)结构的LDMOSFET(水平沟道二次扩散MOS场效应晶体管)是HVIC(高压集成电路)中较为理想的高压输出器件。本文对RESURF结构的LDMOSFET进行了理论与计算机分析,为探求该器件的设计依据及其与双极器件相兼容的工艺方案,设计了一个包含有NPN,PNP晶体管及不同漂移区长度的RESURF试验模型,并进行了工艺流片,获得了耐压为350V与低压双极器件相兼容的高压RESURF结构的LDMOSFET。     

具有高电流增益-击穿电压优值的新型应变Si/SiGe HBT

为了改善器件的高压大电流处理能力,利用SILVACOTCAD建立了应变Si/SiGe HBT模型,分析了虚拟衬底设计对电流增益的影响.虚拟衬底可在保持基区-集电区界面应力不变的情况下实现基区Ge组分的高掺杂,进而增大电流增益.但器件的击穿电压仍然较低,不利于输出功率的提高和系统信噪比的改善.考虑到集电区设计对电流增益影响不大但与器件击穿电压密切相关,在采用虚拟衬底结构的同时,对器件的集电区进行选择性注入设计.该设计可在集电区引入横向电场,进而提高击穿电压.结果表明:与传统的SiGe HBT相比,新器件的电流增益和击穿电压均得到显著改善,其优值β·V_(CEO)。改善高达14.2倍,有效拓展了微波功率SiGe HBT的高压大电流工作范围.     

垂直结构ZnO薄膜晶体管制备与工作特性

针对目前发表的氧化物薄膜晶体管的研究成果中,存在着驱动电压高,工作电流小的问题,制备了垂直结构的氧化锌薄膜晶体管.器件制备是以石英玻璃为衬底,采用磁控溅射工艺,以氧化锌薄膜为有源层.测试结果表明,制备的晶体管驱动电压低、工作电流大、载流子迁移率高.在偏压条件VGS为0.2 V,VDS为3 V时,漏源极电流IDS达到9.15 mA,开启电压Vth仅在1.35 V左右,可以作为有机发光二极管的驱动单元,具备了实用化特性.