一种改进的符号定时恢复算法研究与性能分析

Gardner算法是数字解调系统中常用的一种提取定时误差的算法,但Gardner算法的一个主要缺点是对限带信号会产生明显的定时抖动。本文针对Garnder算法的不足,对一种改进的算法进行研究,并以M-PSK信号为例,对整个定时恢复环路进行仿真。仿真结果显示当输入信号为M-PSK信号时,定时误差抖动明显降低,数字接收系统的性能得以明显改善。     

一种适用于APSK信号的位定时误差检测改进算法

APSK调制在新一代卫星广播系统中得到广泛应用。本文研究了APSK信号的位定时恢复环路,提出将一种Gardner位定时误差检测改进算法应用于该环路,并仿真比较了采用传统DD-Gardner位定时误差检测算法与采用新的改进算法的位定时恢复环路的时钟捕获和跟踪性能。     

基于Laurent分解的GMSK定时同步环路

定时同步是数字调制信号接收不可或缺的环节。对于GMSK信号定时同步,现有算法多为数据辅助或前馈类算法。从GMSK信号的Laurent分解出发,结合Gardner定时同步环路,提出了一种基于Laurent分解的GMSK信号定时同步环路。该环路采用2 bit差分来提取定时误差,用于控制内插时刻,环路简单,运算量小,易于工程实现。仿真结果表明,即使对于小BT值GMSK信号,该方法依然可以有效提取定时误差,且具有较强的抗噪声性能。     

QAM接收机的定时误差估计算法的研究

定时恢复是全数字接收机中的一项关键技术。以Gardner定时误差检测算法为基础,从理论上对算法的计算复杂度、以及整个定时恢复环路实现的难易程度对其进行分析。以64QAM为例对整个环路进行了仿真验证,该算法对载波相位不敏感,并且简单易行,适用于QAM信号的定时恢复。     

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。     

ATSC全数字接收机的符号定时同步方法

描述了以8-ASK作为调制方式的ATSC全数字接收机解调中定时同步问题的解决方法:通过采用基于Farrow结构的sinc()响应FIR,Gardner算法的定时误差检测方法,实现了符号同步.Matlab仿真表明,Gardner算法适用于ATSC接收机的符号同步设计.     

一种基于插值的定时同步算法研究

基于MSK调制通信系统,采用四阶差分定时误差检测算法对基于插值的定时同步环路进行了研究和分析,并提出了一种以插值输出信号均方误差最小为准则的插值滤波器设计,提高滤波器输出精度,改善定时同步环路同步性能。通过MATLAB仿真验证,与Lagrange插值滤波器相比,基于最小均方插值的定时同步算法,跟踪阶段定时抖动小,对噪声具有抑制作用,在信噪比较低的情况下也具有较好的同步性能。     

QAM接收机定时抖动问题的研究

定时抖动是QAM接收机定时同步的重要性能指标,对两种减小定时抖动的方法进行了分析,第一种是改进的Gardner算法,另一种是在定时环路中插入环路预滤波器的方法。通过对以上两种方法的研究和对比,二者都能减小环路的定时抖动,但二者在性能和资源消耗上有一定区别,实际应用中根据系统的要求做出选择。     

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计,该环路由内插滤波器,预滤波器,平方定时误差检测,环路滤波和 定时控制单元组成,仿真结果表明,通过预滤波明显减小了定时抖动,该算法可以达到较好的性能,并由单片FPGA实现, 该芯片已成功用于QAM全数字接收机中。     

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计．该环路由内插滤波器，预滤波器，平方定时误差检测，环路滤波和定时控制单元组成，仿真结果表明．通过预滤波明显减小了定时抖动，该算法可以达到较好的性能，井由单片FPGA实现，该芯片已成功用于QM全数字接收机中。     

全数字接收机码元同步的研究

在数字通信中,码元同步的目的是要在接收端确定每个码元符号的正确起止时刻。码元同步是数字通信的诸多同步中首要的问题,没有码元同步,就无法解调出所传输的数字信息。本文采用Gardner定时误差估计算法对全数字接收机的码元同步环路进行了研究和仿真分析。该同步环路由内插滤波器、Gardner定时误差检测、环路滤波器、定时NCO...     

An Aliasing-Free Receiver with Variable Sample Rate Digital Feedback M/T NDA Timing Synchronization

The evolving digital television broadcasting standard does not standardize the data rate 1/T of the transmitted data but instead leaves it completely unspecified. We propose two digital receiver algorithms based on a free running oscillator (rate 1/T_s) for the processing of an extended range of variable sample rates T_s/T based on a timing synchronization algorithm producing synchronized samples at rate M/T where M is variable. It is shown that the well known timing error detector from Gardner[1] also works for M>2 which forms the basis of the timing synchronizer which is built similar to [2, 3]. Main issue for variable symbol rate receivers is to supress aliasing due to the different sampling rates in the receiver. One of the algorithms removes aliasing by filtering the received samples prior to timing synchronization and choosing M=2, whereas the second algorithm also uses the sample rate 3/T in the timing recovery loop and matched filter depending on T/T_s and thus avoids the necessity of prefiltering. The algorithms are compared in terms of their complexity, timing error variance and BER performance. Both algorithms can be implemented causing negligible loss in a DVB receiver.     

Gardner定时同步环路参数设计及性能分析

以数字锁相环理论为依据,对Gardner定时误差检测器反馈定时环路参数的设计进行了深入研究,基于MATLAB对一阶、二阶环路性能进行了仿真,重点分析了环路阶数和等效噪声带宽对系统性能的影响,得到了等效噪声带宽与定时同步环路性能的关系,为定时同步环路的设计提供了理论依据。     

基于内插滤波器符号同步的实现

比较了同步采样和异步采样条件下符号同步实现方法的不同,在全数字接收机中需要采用内插方法来实现符号同步,内插滤波器是一种线性时变滤波器,在工程中可以采用多项式内插函数来近似,采用FARROW结构实现。在此基础上介绍了内插法符号同步环路的结构,组成单元,其中详细介绍了内插控制器和定时误差检测器的原理。在AWGN信道中针对QAM64信号进行了仿真和实现,眼图和星座图恢复良好,该符号同步环路可以应用于侦察接收机的解调器中。     

带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在I路和Q路之间引入一个固定的分数倍采样点的延时,提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gadner时钟误差鉴相算法和拉格朗日内插算法,方案在1 024QAM解调系统中验证成功。     

一种基于低轨卫星通信的定时同步研究

定时恢复是数字接收机中的关键技术,基于某特定LEO低轨卫星通信系统应用,重点研究了异步时钟采样恢复法的工作原理,提出了一种改进的Gardner定时误差检测算法,给出了整个定时环路的具体实现方案,并针对其性能进行了分析。仿真结果表明,在大多普勒加速度的卫星信道环境下,该方案能够满足系统设计的要求,且实现结构简单、优化,可大幅降低算法复杂度,在较高信噪比的情况下,具有更加优化的性能。     

一种带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在IQ路之间引入一个固定的分数倍采样点的延时,本文提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gardner时钟误差鉴相算法和拉格朗日内插算法,方案在1024QAM解调系统中验证成功。