共查询到20条相似文献,搜索用时 140 毫秒
1.
2.
文章基于ARM与CPLD技术设计了一种虚拟数字存储示波器。以S3C2410和EPM7128为控制器,采用高速A/D转换芯片AD9283设计数据采集卡。采用USB总线实现数据采集卡和PC机通信,基于Lab-VIEW开发虚拟示波器的控制面板及应用程序。该虚拟示波器具有数据采集、波形显示、频谱分析、数据存储与回放等功能。 相似文献
3.
提出一个经过优化的数据采集方法,辅以FPGA(Field-Programmable Gate Array)主控制器和必备的外围电路完成了基于FPGA的数字存储示波器的设计.系统最大限度地利用了FPGA的高速数字信号处理能力以及众多硬核和软核内嵌的特性,降低了成本和开发难度.将数字存储示波器及信号源的基本原理和经过优化的数据采集方法相结合,分别在模拟信号预处理、数据多方位存储、触发方式、等精度测频等环节进行创新性优化,经测试,系统性能良好,各项指标均能较好满足要求,为新型简易数字存储示波器的发展提出了新思路. 相似文献
4.
虚拟仪器数据采集单元的研究 总被引:2,自引:0,他引:2
本文讨论了虚拟仪器概念,着重介绍了虚拟仪器高速瞬态信号数据采集单元的设计原理和方法,针对数字存储示波器功能,研制了实现虚拟示波器软件。 相似文献
5.
文章基于ARM与CPLD技术设计了一种虚拟数字存储示波器.以S3C2410和EPM7128为控制器,采用高速A/D转换芯片AD9283设计数据采集卡.采用USB总线实现数据采集卡和PC机通信,基于Lab-VIEW开发虚拟示波器的控制面板及应用程序.该虚拟示波器具有数据采集,波形显示、频谱分析、数据存储与回放等功能. 相似文献
6.
提出一种基于单片机和FPGA的简易数字存储示波器设计.通过高速A/D转换器AD9220实时采样输入信号,实现波形的实时采样、分析、存储和显示,同时给出了具体电路设计实现方法,通过运行数据采集程序及处理程序,表明该系统工作稳定可靠. 相似文献
7.
8.
9.
<正> 2001年全国大学生电子设计竞赛题B题《简易数字存储示波器》涉及内容丰富、具有一定的深度和发挥的空间,引起参赛同学广泛的兴趣并出现了许多很有创意的优秀作品。 数字存储示波器是一种基于计算机技术的新型数字示波器,其前半部是一个高速数据采集与存储系统,后半部是一个 相似文献
10.
数字存储示波器(DSO)毫无疑问已经取代模拟示波器(ART),特别在高档产品方面,带宽500MHz以上的示波器完全是数字存储示波器的天下。但是,模拟示波器仍然有它自身的特点,例如,第一,在垂直分辨率上,模拟示波器的分辨率是连续的,无限级的、而数字存储示波器的垂直分辨率一般只有8位。第二,模拟示波器的带宽是实时带宽,对连续信号或单次信号一视同仁,而数字存储示波器的等效 相似文献
11.
12.
运用TCD132D芯片,建立了杂质检测系统。通过虚拟示波器DSO2902对系统采集的数据进行分析和处理,从而有效的识别杂质颗粒的存在与否并能够准确的计算出存在杂质颗粒的尺寸、位置等。结果表明,该系统能够准确的测出XLPE电缆料的杂质颗粒的横向与纵向尺寸,并能够确定该杂质颗粒所处的准确位置与杂质颗粒的个数等特性,其分辨力可达到20m,误差小于10%,杂质的检出率达100%。 相似文献
13.
Kusayanagi N. Choi T. Hiwatashi M. Segami M. Akasaka Y. Wakabayashi T. 《Solid-State Circuits, IEEE Journal of》1998,33(3):492-496
A data acquisition IC has been developed for digital storage oscilloscopes (DSOs). The entire DSO front-end except an input attenuator was integrated using 1-μm double-poly, double-metal (DPDM) CMOS process technology. In the analog-to-digital conversion, a time-interleaved successive approximation architecture effectively enables both 25 Ms/s 8-b and 10 Ms/s 10-b operation. The input signal conditioner consists of a variable gain amplifier (VGA) and a second-order programmable low-pass filter (LPF) using folded-cascode structures with current feedback circuits. The overall gain is externally controllable from 12 dB to 38 dB, and the bandwidth is programmable at 500 kHz, 5 MHz, and 25 MHz. The chip consumes 340 mW at the 25 Ms/s operating condition and less than 8 mW in the power-down mode from a single 5 V supply 相似文献
14.
15.
16.
17.
18.
19.
提出一种高分辨率高、刷新率图像采集及显示系统。采集系统选用高采样率低功耗的A/D转换器,把以VGA接口方式给出的图像信号转换成数字信号.系统采用FPGA控制电路。通过USB传输模块把图像数据传送到PC机显示。该系统设备已成功应用于VGA图像采集与显示实验,可支持多达3路8bit位宽,最高采样率达110MHz的数据通道或1路VGA图像信号。实验表明,该系统采样精度高,性能稳定可靠,具有通用性和实时性。 相似文献