功率VDMOS器件的ESD瞬态模型

基于对功率VDMOS器件ESD保护及初始条件的分析,建立了VDMOS器件的ESD保护等效电路,分析了ESD响应过程,得到功率VDMOS器件的ESD瞬态模型. 分析结果表明,该模型准确地描述了功率VDMOS器件的ESD瞬态放电过程,解决了以往模型中初始条件分析不足等问题. 借助该模型,获得ESD器件的等效电阻和击穿电压、VDMOS的栅极输入电阻、栅源电容、栅氧厚度等与功率VDMOS器件抗ESD能力的关系,为功率VDMOS器件的抗ESD保护设计提供重要指导.     

具有ESD防护及过流保护功能的VDMOS设计

提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实现对VDMOS器件栅氧化层的ESD保护。完成了VDMOS的工艺流程设计,实现了保护电路中各子元件与主功率器件的工艺兼容。二维数值模拟表明:所设计的过流保护电路在室温下能实现38.4 A的限流能力,ESD保护能够达到2 000 V(HBM),能有效提高VDMOS在系统中的稳定性和可靠性。     

功率VDMOS器件ESD防护结构设计研究

随着半导体工艺的不断发展,器件的特征尺寸在不断缩小,栅氧化层也越来越薄,使得器件受到静电放电破坏的概率大大增加。为此,设计了一种用于保护功率器件栅氧化层的多晶硅背靠背齐纳二极管ESD防护结构。多晶硅背靠背齐纳二极管通过在栅氧化层上的多晶硅中不同区域进行不同掺杂实现。该结构与现有功率VDMOS制造工艺完全兼容,具有很强的鲁棒性。由于多晶硅与体硅分开,消除了衬底耦合噪声和寄生效应等,从而有效减小了漏电流。经流片测试验证,该ESD防护结构的HBM防护级别达8 kV以上。     

TLP应力下gg-NMOS瞬态特性分析

采用TCAD Sentaurus模拟分析了gg-NMOS在TLP应力下的瞬态特性.包括NMOS的栅长,栅氧化层厚度,栅宽及TLP电流大小对ESD保护器件开启特性的影响.分析表明,器件栅长增加,栅氧变厚,栅宽变宽都使得漏端过冲电压增大,达到这一电压所需时间变长.对于相同上升时间的TLP脉冲,大电流则对应短的上升时间和高的过冲电压.该工作为以后高响应速度ESD保护器件设计提供依据和参考.     

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史.针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题.对不同器件结构的优缺点进行了比较分析.对一些新型衍生结构...     

功率VDMOS的EMI分析

针对功率VDMOS器件在实际应用中的电磁干扰(EMI)问题,对国内两家公司两款高压VDMOS产品进行应用于LED驱动电源模块的整机EMI测试以及VDMOS样管的动态特性测试,提出了功率VDMOS的EMI噪声优化方案。分析结果表明:适当增大VDMOS的寄生栅电阻R_g,增大VDMOS的输入电容C_(iss)和米勒电容C_(gd)可改善VDMOS器件EMI性能,但这会增加VDMOS器件的开关损耗。因此,在器件设计时需根据实际应用折中考虑。     

一种改善功率VDMOS单粒子栅穿的新结构研究

本文分析了VDMOS器件在空间辐照环境中的单粒子栅穿机理,并基于这种机理提出了一种可以有效改善VDMOS器件单粒子栅穿的新结构。从理论上分析了该结构在改善VDMOS单粒子栅穿效应中的作用,仿真验证该结构可以提高SEGR阈值约120%,该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约15.5%,同时该新结构仅需要在原VDMOS器件版图的基础上使用有源区的反版来代替有源区版,应用LOCOS技术实现厚氧化层来提高SEGR阈值,工艺可加工性较强。该新结构特别适用于对辐照环境中高压VDMOS器件的研制。     

功率VDMOS器件抗SEB/SEGR技术研究进展

针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。     

多晶硅部分剥离技术对抗辐照VDMOS动态特性的影响

在考虑VDMOS器件的抗辐照特性时,为了总剂量辐照加固的需求,需要减薄氧化层的厚度,然而,从VDMOS器件的开关特性考虑,希望栅氧化层厚度略大些。本文论证了在保证抗辐照特性的需求的薄氧化层条件下,采用漂移区多晶硅部分剥离技术以器件动态特性的可行性,研究了该结构对器件开启电压、击穿电压、导通电阻、寄生电容、栅电荷等参数的影响,重点研究了漂移区多晶硅窗口尺寸对于VDMOS动态特性的影响。模拟结果显示,选取合理的多晶硅尺寸,可以降低栅电荷Qg,减小了栅-漏电容Cgd,减小器件的开关损耗、提高器件的动态性能。     

VDMOS等效电路的SPICE模型

分析了VDMOS器件中存在的各种寄生效应以及这些寄生效应对器件性能的影响,在此基础上建立了VDMOS等效电路的SPICE模型.通过MEDICI数值分析软件,模拟VDMOS在不同偏置条件下的电压、电流、电容特性,从而提取出VDMOS等效电路模型参数.并用SPICE软件对等效电路仿真,进行了直流分析和瞬态分析,得到等效电路的电学特性曲线图.仿真的结果与MEDICI器件模拟工具模拟结果相互比较,具有较好的一致性.