浮栅晶体管的辐照响应及退火特性研究

对浮栅晶体管进行了⁶⁰Co-γ射线总剂量辐照试验，研究了浮栅晶体管的电离辐射响应特性，通过对晶体管在辐照后的常温和高温100℃下的退火，分析了电离辐射环境下浮栅晶体管的陷阱电荷的产生及变化过程，监测了浮栅电荷存储能力。结果表明，辐照导致浮栅晶体管中多晶硅浮动栅极存储电荷的丢失，界面处感生的陷阱电荷数量远少于氧化物陷阱电荷及浮栅中电荷丢失量，退火效应可恢复浮栅受辐射影响的存储能力。试验数据为浮栅晶体管在电离辐射环境的测试及应用提供参考。     

脉冲测量技术越过高K材料电荷捕获的壁垒

由于高介电常数的栅电路结构在俘获电荷机制上存在负面影响,常规的直流量测技术已经捉襟见肘了。脉冲电流-电压量测技术能够彻底解决这一难题,从而得到高介电常数栅电路结构晶体管的本征电学表现。     

77KFowler—Nordheim电子注入和栅氧化层俘获特性研究

本研究了７７Ｋ下薄栅ＮＭＯＳＦＥＴ在Ｆ－Ｎ均匀注入时栅氧化层对电荷的俘获特性，发现沟道区上方栅氧化屋将俘获电荷，使阀值电压下降，而栅边缘氧化层地电子的俘获明显增强，并高于室温一的对应值，从而导致ＮＭＯＳＦＥＴ关态特性变差，沟道电阻增大，以及电流驱动能力的显降低，提出了栅边缘氧化层增强电子俘获的深能级中性陷机制。     

掺杂分布对EPROM编程的影响

在EPROM器件中,栅注入电流Ig对于Si表面的可动电子浓度n和电场E非常敏感。我们用二维电子温度器件模拟程序研究了n、E和Ig与掺杂分布的关系。 我们研究了沟长L=2(μm)、浮置栅氧化层厚度T_(ox)=400(?)的双栅EPROM器件。漏极写入电压采用17V,产生的漏电流为1.2mA。我们在一个等效的MOSFET上调节栅电压,以便使漏电流I_d与这一写电流相等,发现三种不同的沟道分布的浮置栅压(V_(gf))当量为12.8V、13.9V和16V。     

双功能存储单元

图1是用二极管耦合的单元在单片上达到高等数时间和高速的单元电路。用一个低势垒的肖特基二极管将唯读存储器潜象加在普通的存储单元上。此二极管加在晶体管的左边代表“1”,或加在右边的晶体管上代表“○”,在图2左边中,由p~+隔离槽到一个集电极上加一个肖特基二极管,将唯读存储器潜象加在存储单元上。当加电压时,p~+隔离区是负偏置态(见图1)。附加的肖特基势垒不影响随机存取存储器的工作能力。在需要唯读存储器显象时,     

半浮栅晶体管将引发芯片革命

正最近,上海复旦大学微电子学院张卫教授带领的科研团队,成功地研制出半浮栅晶体管(SFGT:Semi-Floating-Gate Transistor),有望让电子芯片的性能实现突破性的提升。该成果发表在2013年8月9日的《科学》杂志上,这也是我国科学家在《科学》上发表的首篇有关微电子器件的研究论文。金属-氧化物-半导体场效应晶体管(MOSFET)和浮栅晶体管是广泛应用于当前主流芯片的两种器件。     

具有雪崩二极管输出结构的CCD

电荷耦合器件(CCD)基本性质的许多应用是探测最小电荷量。特殊电荷注入法和埋沟的采用、最佳时钟频率的选择、相关双取样的应用(DCS)等等能降低CCD寄存器中的噪声。这样,寄存器输出放大器中的噪声就成了决定因素,它主要是由与CCD同片的FET沟道热噪声引起的电动势决定的。使用这种晶体管的放大器可提供探测50—100个电子。通过使用分布浮置栅放大器(FGDA)能减少这种噪声的影响,这里由于使用n个平行级,能增加信/噪比n~(1/2)。使用FGDA可检测出非常小的电荷(10—20     

浮栅晶体管不同射线剂量响应特性研究

针对浮栅晶体管在不同射线下的响应差异问题,进行了⁶⁰Co-γ射线、25 MeV质子和1 MeV电子的辐照试验,研究了不同射线下浮栅晶体管的剂量响应差异。采用蒙特卡罗方法对器件灵敏区的吸收剂量进行了修正。通过中带电压分离出界面陷阱电荷,分析了不同射线下电离辐射响应差异的微观机理。研究结果表明,在等效剂量下,质子辐照后电离响应特性与⁶⁰Co-γ射线较为接近,电子辐照后响应程度略低于质子和⁶⁰Co-γ射线。对器件灵敏区的吸收剂量进行修正后,三种射线下的剂量响应特性差异降低。质子辐照后界面陷阱电荷数量多于⁶⁰Co-γ射线和电子射线。试验研究为浮栅晶体管辐照传感器的研制提供参考。     

微电子文摘

1 器件与电路技术WD93601 亚微米轻掺杂漏n-MOSFET中热载流子感生缺陷的浮栅/电荷泵技术合并研究=A Coupledstudy by floating-gate and charge-pumping techniques ofhot-carrier-induced defects in submicrometer LDD n-MOSFET’S[刊.英]/Vuillaume D.…//IEEE Trans.Electron Devices.-1993.40(4).—773～781本文采用浮置栅技术和电荷泵技术分析了亚微(0.85μm)轻掺杂漏(LDD)n-MOS场效应晶体管中热载流子效应引起的缺陷产生情况。文章强调,要对位于漏-栅交叠区靠近轻掺杂漏结构氧化物隔离层进行特性分析,浮置栅技术是一种很有吸引力的工具。     

背栅偏置对掩埋氧化层辐射感生陷阱电荷调控规律及机理北大核心

研究了辐照过程中施加背栅偏置对掩埋氧化层(BOX)辐射感生陷阱电荷的调控规律及机理。测试了130 nm部分耗尽绝缘体上硅金属氧化物半导体场效应晶体管在不同背栅偏置条件下辐射损伤规律,试验结果显示辐照过程中施加正向背栅偏置可以显著增强辐射陷阱电荷产生,而施加负向背栅偏置并不能明显抑制氧化物陷阱电荷的产生,甚至在进一步提高负向偏置时会使氧化物陷阱电荷的数量上升。通过TCAD器件模拟仿真研究了背栅调控机理,研究结果表明:尽管负向背栅偏置可使辐射感生陷阱电荷远离沟道界面,但随着BOX层厚度减薄该区域电荷仍可导致器件电参数退化,且提高负向偏置电压可进一步增强陷阱电荷产生,加剧辐射损伤。     

高温及关态应力条件下GaAs pHEMT器件的性能退化研究

研究了高温和电学应力下砷化镓赝晶高电子迁移率晶体管的直流特性退化机理。高温下陷阱辅助发射电流引起器件关态漏电上升,而载流子迁移率的退化引起跨导降低;当温度达到450 K时,栅金属的沉降效应会导致跨导异常升高。进一步研究了不同温度下关态电学应力对器件性能退化的影响,结果与高温下栅沉降效应相吻合。     

恒忆闪存抗X射线

正恒忆闪存基于浮栅技术。闪存晶体管的绝缘栅极(浮栅)捕获(或排除)电子,因此,晶体管的阈值电压被修改(偏离原始电压值)。在附加的编程和阈压感应电路的     

将磁性结构集成到标准CMOS工艺飞思卡尔让MRAM更上一层楼

一般而言,闪存的工作原理是借助将浮动多晶硅(浮动栅)覆盖在栅氧化物上,来保存位于其上的电荷。此时闪存位单元的编程需要一个高电压场,才能将电子的速度提高到足够快,以便电子能够克服硅物质和浮动栅之间的氧化物的能量障碍,使电子能够穿过氧化物,给浮动栅充电,而浮动栅又会改     

绝缘物上硅晶体管的栅氧化物质量

本文通过测量氧化物的初始击穿强度和与时间相关的介质击穿,估计了在硅片表面下注入氧化层后,在硅薄膜上生长的栅氧化物的质量。初始介质强度和击穿电荷与体硅片上生长的氧化物是相同的,因而作者认为硅膜里的高位错密度,不会使氧化物的质量严重下降。     

总剂量效应对CMOS图像传感器中光电二极管钳位电压的影响

钳位电压(Vpin)是影响CMOS图像传感器(CIS)中钳位光电二极管(PPD)电荷转移效率和满阱电荷容量的关键物理量.在辐照条件下,Vpin受辐射总剂量(TID)增加而升高,因此研究其机理对抗辐照CIS的设计有重要意义.文章利用TCAD仿真软件分析了 CIS器件的电学特性,研究了 Vpin受TID影响的机理.结果表明,当辐照引起的氧化物陷阱电荷浓度达到3×1016 cm-3时,浅沟槽隔离(STI)附近的耗尽区将PPD中的pin层与地极电学隔离,从而导致pin层电势易受到传输晶体管TG沟道电势影响而增加,使得相同电子注入条件下PPD可存储的电子增多,复位所需电压增大,导致Vpin随着辐射总剂量增加而增大.     

MOS晶体管中辐照引起的陷阱正电荷的强压退火

电离辐射在 MOS结构的 Si O2 层中建立正陷阱电荷 ,这些正陷阱电荷在正强栅偏压( + 2 0 V)下迅速减少 ,这是由于正栅压引起硅衬底中的电子向 Si O2 层隧道注入 ,从而与陷阱正电荷复合 .正栅压退火不仅对 N沟 MOS结构非常有效 ,对 P沟 MOS结构也有一定的影响 .给出了辐照后的 NMOS和 PMOS晶体管在强正栅压下退火的实验结果 ,阐明了正栅压下的“隧道退火”机理 .     

MOS晶体管中辐照引起的陷阱正电荷的强压退火

电离辐射在MOS结构的SiO2层中建立正陷阱电荷,这些正陷阱电荷在正强栅偏压(+20V)下迅速减少,这是由于正栅压引起硅衬底中的电子向SiO2层隧道注入,从而与陷阱正电荷复合.正栅压退火不仅对N沟MOS结构非常有效,对P沟MOS结构也有一定的影响.给出了辐照后的NMOS和PMOS晶体管在强正栅压下退火的实验结果,阐明了正栅压下的“隧道退火”机理     

不挥发半导体存贮器

本文试图对不挥发半导体存储器进行观察和评价,其中包括电荷存贮器件和具有铁电栅绝缘体的场效应晶体管。电荷存储器进一步又分为两类:1)电荷俘获器件,如MNOS和MAOS;2)悬浮栅器件,如FAMOS和DDC。 为了获得实际的不挥发存储的途径,简短地讨论了挥发半导体存储器。提出了不挥发存贮器的新结构,探索了存贮陈列密度的理论极限。     

氢气气氛下横向PNP晶体管电离损伤行为

无论氢在电子器件内部以何种形式(H2分子、H原子或H+离子)存在,均会对电子器件电离损伤产生作用,进而影响器件的抗辐照能力。本文深入研究了氢气和空气气氛条件下1 MeV电子辐照栅控横向PNP(GLPNP)型双极晶体管的辐射损伤缺陷演化行为。利用Keithley 4200SCS半导体参数测试仪对不同气氛下辐照过程中晶体管进行在线原位电性能参数测试,研究晶体管电性能退化与电子辐照注量和氢气深度之间的关系;基于栅扫技术(GS)和深能级瞬态谱技术(DLTS),研究双极晶体管中氢诱导电离损伤缺陷演化的基本特征。研究表明,与空气气氛相比,氢气气氛下电子辐照导致GLPNP的基极电流增加显著,而集电极电流明显降低,产生更多的氧化物电荷和界面态,这些现象均说明氢气加剧双极晶体管的电离辐射损伤。     

双层多晶硅FLOTOX EEPROM特性的模拟和验证

介绍了EEPROM的电学模型,模拟分析了阈值电压变化与写入时间、写入电压、隧道孔面积、浮栅面积的关系.根据模拟结果,采用0.6μm CMOS工艺,对双层多晶硅FLOTOX EEPROM进行了流片,PCM的测试结果验证了模拟结果在实际工艺中的可行性.模拟得出的工艺参数评价为制造高性能的存储单元打下了坚实的基础.