高性能光互连机群网络接口卡的设计与实现

由于网络环境的机群系统中单个结点的性能越来越高，机群互联网的通信带宽和可靠性成为提高系统性能的主要因素。该文提出了基于计算机DDR存储器接口的高性能光互连机群网络接口卡的结构，并在Xilinx公司的FPGA芯片XC2VP20上进行了实现，对高性能机群互连链路瓶颈问题的解决做了探索性的尝试。实际测试结果表明，DDR存储器接口带宽达到了1600MB／s，链路单通道的最高实测速率达到2．5Gb／s。     

UM-BUS总线测试系统中PCIe的设计与实现

UM-BUS总线单通道理论带宽可达200 Mb/s,采用16通道并发传输时,理论带宽可达400 MB/s,其测试系统需要在数据采集终端与PC之间建立不低于此带宽的通信通道。PCIe1.1采用4通道传输时理论带宽可达1 GB/s,满足了UM-BUS总线测试系统的传输带宽需求,由此设计实现了UM-BUS总线测试系统的PCIe1.1 x4链路通道的应用方案,给出了基于FPGA的PCIe总线的BMD传输方案。测试结果表明,该方案实际传输速度可达550 MB/s,满足UM-BUS总线测试系统的带宽需求。     

基于FPGA的USB3.0高清视频传输系统的设计

针对USB2. 0接口由于速率和带宽不够而无法满足高清视频实时传输的问题,提出了一种基于FPGA的USB3.0高清视频传输系统方案,并从吞吐速率角度分析了方案的可行性;采用SDRAM缓存视频数据和在视频流中插入帧同步码的方法,保证视频图像的完整和像素对齐;对系统进行了模拟测试和实际高清视频传输测试,测试结果表明:该系统实现了高清视频的实时传输,以320 MB/s的速度稳定传输视频数据。     

一种用于高速通信的虚拟DDR存储器设计及其FPGA实现

机群系统中,互连网络性能对整个机群系统的性能有着至关重要的影响,传统互联网络适配器基本上基于PCI接口,节点出口带宽理论上限132MB/s犤1犦。论文提出虚拟DDR(DoubleDataRateSDRAM)存储器这一概念,定义了虚拟DDR存储器的行为,并将其用于基于DDR内存接口的互联网络适配器中,该互联网络适配器在主板时钟频率100MHz时,节点带宽上限达到1600MB/s,带宽比基于PCI接口提高了12倍。基于FPGA的实现验证了虚拟DDR存储器及建立其上的网络适配器的可行性和正确性。     

多通道SRIO数据传输优化设计与应用

为了满足遥测系统大容量数据高速可靠传输的需求,提出了一种基于FPGA和Serial RapidIO(SRIO)的数据传输链路优化设计,传输链路为4x模式,传输速率为2.5 Gb/s。针对测试过程中链路异常被训练成1x模式而造成数据传输异常的现象进行深入分析,采用上电复位和软件复位相结合的方法对传输链路进行优化,经测试验证,优化后的链路数据传输稳定,1路SRIO数据传输速率可达585 MB/s,且无丢帧、误码现象。该设计已成功应用于遥测系统项目,实现高速数据稳定传输。     

HyperTransport端设备接口的设计与实现

根据HyperTransportI/OLink Specification Revision3.00[1-2]协议,基于现场可编程门阵列器件设计实现了超传输协议(HyperTransport,HT)的端设备(Cave)接口.给出了8位HTCave接12的体系结构,包括物理层,同步对齐层和协议层[3].该接口实现了收发全双工3个虚通道设计,解决了HT链路与HTCore内部总线的位宽匹配对齐问题,设计实现了用于HT包解析处理的主要部件PPE.HTCave的用户接口为Atlantic[4]接口.基于AlteraFPGA实现的HT Cave接口与AMD芯片组的联合测试结果说明:HTCave的HT链路接入带宽为1.6GB/s.     

Sandy Bridge好搭档 映泰TP67XE主板

映泰TP67XE主板配备了两根PCIEx16插槽,在安装单显卡时为PCI-E x16 2.0模式,而组建CrossFi reX或SLI时,则为双卡PCI-Ex8模式。得益于Intel P67芯片组对PCI—E规格的升级,PCI-E x16 2.0总线单向带宽达到500MB／s,双向带宽为1GB／s。在主板的硬盘接口处,白色的部分便是P67芯片组原生支持的SATA 6Gb／s硬盘接口,从测试数据中能够看出,文件读取成绩较之SATA 3Gb／s接口都有一定的提升,特别是在突发传输速度上,达到了229.2MB／s,平均读取速度也有103.1MB／S。I／O接口方面,除了常见的PS/2、USB 2.0、光纤,e-SATA,网络等接口以外,TP67XE还提供了两个USB3.0接口（蓝色接口处）,带宽和USB 2.0相比,提升了十倍,最大传输带宽高达5.0Gb／s,也就是625MB／s。不过Intel P67芯片组仍然没有提供对USB 3.0的原生支持,因此映泰TP67XE采用了一颗NEC D720100F1芯片来负责这两个USB3.0接口。此外,为了保证用户一些PCI设备能继续使用,考虑到Intel P67芯片取消了对PCI插槽的支持,映泰TP67XE选用了一颗ITE lT8893E芯片仍然提供了两根PCI插槽。     

USB在动态可重构总线测试系统中的设计

UM-BUS总线单通道最高通信速率为200 Mbps,采用8通道并发传输时,总线有效带宽可达149.5 MB/s,其测试系统需要在采集终端与PC机之间建立不低于此带宽的通信通道,USB3.0理论传输速率可达5Gbps,可满足UM-BUS总线测试系统的传输需求,由此设计实现UM-BUS总线测试系统的USB3.0应用方案。实验测试结果表明,该方案实际传输速度可达180 MB/s,为实现UM-BUS测试系统的无过滤监听和故障注入等功能打下了基础。     

北斗短报文气象水文数据传输效率改进机制

针对现有北斗短报文传输成功率偏低、通信链路不可靠等问题,提出一种"反馈重发—消息缓存"传输控制机制ARQ-MC(Automatic Request for Repetition—Message Cache).该机制在北斗终端中建立可靠的报文反馈链路,监听报文的传输状态,当发生丢包时重发报文.若反馈链路中有新的报文发送,请求中止重发执行消息缓存,实现对发送失败报文的缓存,并等待空闲进程重发缓存区中的报文.基于JZ6001北斗终端实现了ARQ-MC传输控制机制,实验结果表明,该机制可将报文传输成功率提高至99.65％,大大提高了北斗短报文气象水文数据传输效率.     

控制器局域网络的音频信号传输

控制器局域网络(CAN)是实时嵌入式系统中传输短报文的串行通信协议,其通讯最高速率可达1Mbit/s。CAN在传输实时数据中有大量的应用,但在传输音频流上并未普及。针对在CAN总线上除了发送报文同时开通音频信道而具有的优点,举例说明了在系统带宽上引入音频信道的效果。     

用户级通信中基于网络接口的虚实地址变换技术

用户级通信允许应用程序直接访问网络接口,减小了通信操作的软件层开销。为了支持用户级通信,高效的虚拟地址到物理地址的变换起到关键作用。本文提出了基于地址变换表的地址变换机制,虚实地址变换都在网络接口控制器上完成,变换过程不需要操作系统的参与,并且无需失效处理。采用这种机制,我们实现了基于PCI-X面向集群系统的互连通信子系统CNI。实际测试获得了2．4μs的最小单边延迟和850MB／s的峰值带宽。     

基于FPGA的USB3.0通信架构设计与实现

针对USB设备与主机通信存在的带宽瓶颈问题,设计一款基于USB3.0协议的高速通信架构,为嵌入式设备与PC之间的USB数据高速通信提供一种可选方案。本设计采用Cypress的EZ-USB FX3芯片作为USB的外设控制器,以FPGA作为整个硬件系统的主控芯片,通过对FPGA硬件系统进行设计,对设备固件进行设计与调优,该架构支持USB 2.0/3.0接口自适应,能够实现主机、国产嵌入式CPU、SRAM之间的两两可变帧长通信,硬件传输速度达到360 MB/s,数据连续传输速度达到148 MB/s。     

基于Myrinet的高性能VIA设计与实现

Virtual interface architecture(VIA)建立了一种低延迟、高带宽的通信模型,定义了集群系统中用户层高性能通信规范的标准.通过分析VIA的进展、原理及当前的实现,在Myrinet上设计并实现了一个符合VIA规范的高性能用户层通信软件MyVIA.首先定义了MyVIA的设计原理和框架;然后针对MyVIA实现的不同层次,通过与BerkeleyVIA的比较,提出了UTLB、连续物理内存和可变长NIC内存管理、基于资源和DMA chain的流水线处理、物理描述子环和物理描述子动态缓存等多项优化技术.通过性能的分析比较表明,MyVIA发送4KB数据包时的带宽可达到250MB/s,最小单边延迟为8.46(s.与目前其他VIA实现相比,MyVIA的性能有了较为显著的提高.     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

基于ZYNQ的千兆以太网数据记录器设计

针对航空航天领域飞行器传感数据信息采集、存储和传输等需求,设计了基于ZYNQ的千兆以太网数据记录器。以ZYNQ为主控芯片,通过以太网接口实时接收数据包,编码后写入缓存单元,逻辑端提取缓存数据写入eMMC存储单元,并可读取eMMC内存储数据经以太网接口传回电脑,用于数据验证、分析。试验结果表明,该记录器实现了千兆网TCP通信,读、写平均速率达到500 Mbit/s,以太网包解析后数据以60 MB/s平均速度写入存储单元,瞬时写入最大速度可达100 MB/s。系统将主控与存储单元分离,便于对存储单元进行过载保护,用于实验后回收数据,为高过载情况下飞行器数据记录提供解决方案。     

基于MCU+FPGA架构的智能数据采集系统

数据采集网络系统由许多实现不同功能的采集节点组成,由于系统的复杂性设计这样一个数据采集网络系统往往很困难。论文介绍一种基于MCU＋FPGA架构的智能数据采集苦的通用结构和几个相应扩展模块,实现了采集速度范围广泛的数据采集、数据存储、数据分析和数掂传输等功能,能根据实际要求灵活地实现各种通讯接口,具有上电自功配置和远程配置等功能。重点对通用结构和ICR（In—Circuit Reconngurability）配置电路设计进行了介绍。     

DSP与单片机的串行通信及液晶显示系统的设计

本文从实际工程应用角度出发,介绍了一种简便可行的DSP与单片机之间实现串行通信的方法,并设计了液晶显示模块和键盘模块作为人机交互接口,给出了硬件接口的原理示意图。其优点是:不仅减少了使用DSP与单片机的I/O接口,而且降低了接口电路设计的复杂性;在软件编程上巧妙地利用"多处理器通信"的思想,提高了双CPU系统之间大数据量传输的正确性、可靠性。目前,该设计方案正应用于一个低压系统的智能、动态无功补偿装置的开发项目中。     

ParSA: High-throughput scientific data analysis framework with distributed file system

Scientific data analysis and visualization have become the key component for nowadays large scale simulations. Due to the rapidly increasing data volume and awkward I/O pattern among high structured files, known serial methods/tools cannot scale well and usually lead to poor performance over traditional architectures. In this paper, we propose a new framework: ParSA (parallel scientific data analysis) for high-throughput and scalable scientific analysis, with distributed file system. ParSA presents the optimization strategies for grouping and splitting logical units to utilize distributed I/O property of distributed file system, scheduling the distribution of block replicas to reduce network reading, as well as to maximize overlapping the data reading, processing, and transferring during computation. Besides, ParSA provides the similar interfaces as the NetCDF Operator (NCO), which is used in most of climate data diagnostic packages, making it easy to use this framework. We utilize ParSA to accelerate well-known analysis methods for climate models on Hadoop Distributed File System (HDFS). Experimental results demonstrate the high efficiency and scalability of ParSA, getting the maximum 1.3 GB/s throughput on a six nodes Hadoop cluster with five disks per node. Yet, it can only get 392 MB/s throughput on a RAID-6 storage node.     

基于CPCI总线多DSP系统的高速主机接口设计

CPCI总线是一种成熟全面的计算机总线,通过它主机可以方便地为DSP加载程序,进行调试和监控工作;另外还能在主机和DSP系统间完成高速数据传输工作。本文结合一个已经成功应用的设计,阐述了基于双状态机+Cache结构的主机接口设计,并给出了逻辑框图。利用PLX公司的PCI9656接口芯片,FPGA提供了高达90MB/s的主机访问DSP和SDRAM的速度。