基于CMOS工艺的负压低压差线性稳压器设计

设计了一种应用于射频功放的负压低压差线性稳压器。通过设计负压带隙基准源,以及采用预稳压模块,有效地降低了电源电压对负压LDO输出电压的影响;通过优化控制环路中的功率管尺寸、误差放大器以及电阻反馈网络等措施,在保证大电流输出的前提下,有效地降低了负压LDO的压差,提高了稳压器的整体性能。采用CSMC 0.5μm CMOS工艺进行设计并实现,测试结果表明,当输出电流为500mA,输出电压为-3V时,压差仅为170mV。     

一种低静态电流、高稳定性的LDO线性稳压器

该文提出了一种低静态电流、高稳定性低压差(LDO)线性稳压器。LDO中的电流偏置电路产生30nA的低温度漂移偏置电流,可使LDO的静态工作电流降低到4A。另外,通过设计一种新型的动态Miller频率补偿结构使得电路的稳定性与输出电流无关,达到了高稳定性的设计要求。芯片设计基于CSMC公司的0.5m CMOS混合信号模型,并通过了流片验证。测试结果表明,该稳压器的线性调整和负载调整的典型值分别为2mV和14mV;输出的最大电流为300mA;其输出压差在150mA输出电流,3.3V输出电压下为170mV;输出噪声在频率从22Hz到80kHz间为150VRMS。     

一种应用于SoC的高稳定性无片外电容LDO稳压器

为了减少负载电流瞬态变化对低压差线性稳压器(LDO)输出电压稳定性的不利影响,设计了一种应用于片上系统(SoC)的高稳定性无片外电容LDO稳压器.该电路采用密勒电容倍增补偿和零点-极点跟踪补偿技术,使LDO在不同负载条件下仍具有良好的环路稳定性.同时,通过摆率增强电路来动态调节功率晶体管的栅极电压,改善了LDO的瞬态响...     

基于高压摆率误差放大器和摆率增强电路的无片外电容LDO

基于0.35μm CMOS工艺设计了一款无片外电容低压差线性稳压器(cap-free LDO),通过误差放大器组成的环路控制稳态误差,通过摆率增强电路构成的环路改善瞬态响应。该LDO输出电压为1.72V,压差80mV,最大输出电流50mA。测试结果显示:负载电流(IL)在0.5μs内瞬变50mA时,俯冲电压和过冲电压均为80mV左右,重回稳态的时间均小于1.5μs。     

一种低功耗无片外电容LDO的设计

基于SMIC 0.18 μm CMOS工艺,设计了一款输入电压为1.8 V、输出电压为1.6 V的低功耗无片外电容低压差线性稳压器(LDO),其静态电流仅为5 μA。该电路采用一种新型摆率增强电路,通过检测输出电压的变化实现对功率管的瞬态调节。片内采用密勒补偿使主次极点分离,整个系统在负载范围内具有良好的稳定性。仿真结果显示,该LDO在负载电流以99 mA/1 μs跳变时,输出电压下冲为59 mV,上冲为60 mV,响应时间约为1.7 μs。     

高性能低压差线性稳压器的研究与设计

为适应低压低功耗应用的需要,提出了一种高性能低压差(LDO)线性稳压器。通过改进稳压器的电路结构和版图设计,引入高精度电路微调技术和完善的过热、过流和过压保护功能,稳压器性能得到了明显的改善。Spectre仿真结果表明,设计构成的LDO输出电流典型值达到3.0 A,最低压差可达1.3 V,电压调整率为0.015%,负载调整率为0.05%。电路的主要性能均已达到设计目标,可在4μm 700 MHz双极工艺下实现。     

一种超低静态电流LDO线性稳压器的设计

为了延长便携式、可穿戴医疗设备的待机时间,设计了一种具有超低静态电流的低压差(LDO)线性稳压器。采用误差放大器与基准电路相结合的结构,在降低静态电流的同时减小芯片面积;其次,利用负载检测模块,降低了空载及轻载时过温保护和过流保护等模块的静态电流。采用自适应偏置电流技术来动态调整稳压环路各支路的工作电流以及零点频率补偿方式,解决了静态功耗与瞬态响应和环路带宽间的矛盾。该LDO线性稳压器采用0.35μm CMOS工艺进行流片加工,测试结果表明,该LDO线性稳压器静态电流为700 nA,最大负载电流为150 mA,轻载与满载跳变时上过冲电压为63 mV,下过冲电压为55 mV。     

应用于前端读出电路的片上LDO设计

为满足辐射探测器前端读出电路对模拟电路稳压器片上集成和快速瞬态时间响应的需求,设计了一种基于0.18μm CMOS工艺的全片上集成LDO。采用大摆幅高增益放大器驱动输出功率管,增大了功率管栅极调节电压摆幅,减小了功率管尺寸和LDO压差电压。该放大器同时增大了LDO的环路增益和对功率管栅极的充放电电流,从而改善了瞬态响应性能。为了不牺牲环路增益带宽和芯片面积,并且保证LDO在整个负载电流区间内保持稳定,提出了一种负载电流分区频率补偿方法。仿真结果表明,在负载电容为200 nF,负载电流范围为0～200 mA时,设计的LDO相位裕度均大于53^o。在相同功率管尺寸情况下,采用大摆幅高增益放大器可以将LDO最大输出电流能力提高到两倍以上。当负载电流从10 mA跳变到200 mA时,LDO输出电压恢复时间小于6.5μs。设计的LDO电路面积为120μm×264μm,满载时电源效率为97.76%,最小压差电压为50 mV。     

低压差线性稳压器瞬时电离辐射试验方法

在核爆环境下,要求低压差线性稳压器(LDO)的输出电压能够快速恢复。本文定性分析了瞬时电离辐射后LDO的输出电压恢复时间与负载电阻的关系;在“强光一号”加速器上开展了相应的瞬时电离辐射效应试验研究。对比分析不同负载条件下的输出电压恢复时间,发现两者密切相关,通过合理调整输出负载电阻值,可以有效地减小瞬时电离辐射后电路的恢复时间。辐射试验结果表明,经过瞬时电离剂量率为1.0×1011 rad(Si)/s辐照后,采用适当负载的LDO的输出电压恢复时间可小于100 μs。     

一种用于LDO的低功耗带隙基准电压源

设计了一种应用于低压差线性稳压器(LDO)的低功耗带隙基准电压源电路。一方面,通过将电路中运放的输入对管偏置在亚阈值区,大大降低了运放的功耗;另一方面,采用零功耗的启动电路,进一步降低了整体电路的功耗。该基准电压源采用旺宏0.35μm CMOS工艺流片,经测试,基准输出电压的温度系数为33 ppm/℃,总电流消耗仅为12μA。     

适用于高速闪存的超快无片外电容LDO

提出了一种适用于闪存的瞬态增强的无片外电容低压差线性稳压器(LDO).该LDO采用了具有超低输出阻抗的缓冲器驱动功率管和高能效基准方法,缓冲器采用并联反馈技术降低输出电阻以增强功率管栅端的摆率.高能效基准电路在静态模式输出小基准电流以减少静态功耗,而在工作模式提供大的基准电流以增加闭环带宽和功率管栅端的摆率.设计的LDO应用于采用70 nm闪存工艺制造的、工作电压为2～3.6 V和存储容量为64 M的闪存中.测试结果表明,该LDO输出的调制电压为1.8V,最大输出电流为40 mA,在没有负载的条件下仅消耗8.5μA的静态电流,在满载电流变化时,用于闪存时仅有20 ns响应时间且最大输出电压变化仅为72 mV,满足高速闪存的要求.     

带使能端及保护电路的LDO设计

设计了一种带有使能端以及保护电路的低压差线性稳压器(LDO)。这种基于传统结构、带有使能端的LDO可在系统电路不工作时被关断,以减小电路功耗。使能信号可由数字模块输出。该LDO带有过流保护、短路保护以及过温保护电路,在过流、过温以及短路时能受到保护,避免电路被损坏。基于CSMC 0.5 μm单阱工艺完成电路设计,输入电压为5 V,输出电压为3 V,最大输出电流为100 mA,输出瞬态电压最大变化为4.26 mV。     

低噪声快速建立的全片内LDO设计

提出了一种集成于射频芯片的低噪声、快速建立的低压差线性稳压器(LDO)。分析了传统LDO的主要噪声源,在综合考虑芯片的噪声、静态电流和面积后,采用超低频低通滤波器,对LDO的输出噪声进行优化。基于SMIC 0.18μm工艺,采用Cadence软件对电路进行仿真。结果表明,10 Hz到100 k Hz之间的输出积分噪声电压为17μV,建立时间小于18μs,总静态电流为24μA,满足LDO的应用要求。     

一种采用电压检测器的无片外电容FVF-LDO

提出了一种基于翻转电压跟随器(FVF)的无片外电容低压差线性稳压器(LDO)。采用电压检测器来检测输出电压,大幅改善了瞬态响应,克服了常规LDO面积大、需要使用片内大电容的缺点,仅消耗了额外的静态电流。该LDO采用90 nm CMOS工艺进行设计与仿真,面积为0.009 6 mm²,输入电压为1.2 V,压差为200 mV。结果表明,在50 pF负载电容、3～100 mA负载电流、300 ns跃迁时间的条件下,产生的上冲电压为65 mV,瞬态恢复时间为1 μs,产生下冲电压为89 mV,瞬态恢复时间为1.4 μs,且将负载调整率性能改善到0.02 mV/mA。     

Diodes可调低压差稳压器提升设计灵活性

正Diodes公司(Diodes Incorporated)新推出的可调低压差(LDO)稳压器AZ2085,负载电流范围从低至仅1 mA到最高的3 A,调节引脚电流则只为6μA,比同类型直流线性稳压器产品适合更广泛的应用。这款器件的压差电压在3 A的满载电流下一般为1.2 V,并以2.5 V到15 V的输入电压支持负载点占空比。它还降低了最小负载电流和压差电压,使主机板、电信设备及机顶盒电源等应用能够受惠。AZ2085利用一对外部电阻器设定输出电压,而它的超低调节引脚电流使设计人员能够采用较大的电阻器,不会对容差造     

一种高精确度低功耗无片外电容LDO设计

设计了一种片上集成的高精确度、低功耗、无片外电容的低压差线性稳压器(LDO)。采用一种新型高精确度、带隙基准电压源电路降低输出电压温漂系数;采用零功耗启动电路和支路较少的摆率增强模块降低功耗,该电路采用CSMC 0.5 μm CMOS工艺。经过Cadence Spectre仿真验证,输出电压为3.3 V,在3.5~5.5 V范围内变化时,线性调整率小于0.3 mV/V,负载调整率小于0.09 mV/mA,输出电压在-40~+150 ℃范围内温漂系数达10 ppm/℃,整个LDO消耗17.7 μA的电流。     

一种瞬态增强的无外接电容LDO电路设计

设计了以增强型AB跟随器作为缓冲级的带瞬态增强电路的线性稳压器(LDO)。在保证LDO环路稳定性的同时,将增强型AB跟随器的偏置电流改为动态偏置电流,同时加入瞬态增强电路来改善系统重载到轻载来回跳变时的瞬态性能。仿真结果表明,该稳压器输入电压2.7~5 V,输出电压2.5 V,压差200 m V,电路空载时静态电流18μA,最大负载电流100 m A;在输出电容为100 pF时,负载电流以99×10~(–3)A/μs跳变,输出电压下冲和过冲分别为89 m V和110 m V,均在1.5μs内恢复稳定。     

一种带阻抗补偿的低功耗低压差线性稳压器

为了解决典型低压差线性稳压器(LDO)在全负载范围内的稳定性问题,采用了低阻抗设计的缓冲器来驱动调整管,即采用动态分流反馈偏置技术来降低缓冲器的输出电阻,以将调整管栅极处的极点推向更高的频率范围且不消耗大电流。完成了一款在全负载范围内有足够相位裕度的低功耗LDO的设计,并采用HHNEC 0.18μm CMOS工艺实现版图设计,芯片的尺寸为150μm×120μm,输出电压为1.8 V,空载静态电流为5μA,额定电流为20 mA。与普通的LDO相比,本款LDO具有更高的相位裕度和更好的瞬态特性,在全负载范围内相位裕度的最小值大于65°,负载调整率小于2%。     

一种缓冲器阻抗动态调整的LDO

提出了一种缓冲器阻抗动态调整的LDO结构。采用并联负反馈和阻抗动态调整技术,显著降低了缓冲级的输出阻抗,没有增加额外的静态电流,功率管栅极极点始终远在单位增益带宽之外,对稳定性没有影响。该缓冲级增大了功率管栅极的摆率,提高了LDO瞬态响应性能。基于TSMC 0.18 μm 3.3 V CMOS工艺进行设计,该LDO的输出电压为1.8 V,压差电压为0.2 V,最大输出电流为100 mA。仿真结果显示,LDO的静态电流只有5 μA,当负载电流在10 ns内从0 mA跳变到100 mA时,输出欠冲和过冲电压分别为88.2 mV和34.8 mV。     

一种快速响应低压差线性稳压器的设计

介绍了一种应用于DRAM芯片内部供电的新型低压差线性稳压器(LDO)。在传统LDO电路PMOS输出驱动管的栅端增加了一个开关电容电路,根据负载电流使能信号控制耦合电容的接入,使驱动管的栅端耦合到一个正向或者负向的电压脉冲,在负载电流急剧变化时能快速调整过驱动电压,以适应负载电流的变化。仿真结果显示,该电路有利于输出电压的快速稳定,恢复时间缩短了38%以上。采用45 nm DRAM 掩埋字线工艺进行流片。实测结果显示,该LDO输出电压恢复时间在10 ns以内。在DDR3-1600的数据传输速度下,DRAM芯片的数据输出眼图为280 ps,符合JEDEC标准。