共查询到20条相似文献,搜索用时 116 毫秒
1.
2.
静磁表面波传输各向异性研究 总被引:1,自引:1,他引:0
建立了在实际YIG/Al2O3/金属层状结构中的静磁表面波各向异性色散理论,利用数值计算方法研究了偏离正常传输方向φ角时的波矢-频率(k-f)和群延时-频率(τr-f)的色散特性,随φ角的增大,色散加剧,群延时增大,但可激励静磁表面波的理论带宽变窄,φ存在一极限值,且在靠近静磁表面低频限的频率范围内φ的极限值也是色散的,与Al2O3层的厚度有关。 相似文献
3.
表面波圆柱波导结构的FDTD分析法 总被引:1,自引:0,他引:1
本文提出了一种适合于研究表面波圆柱波导结构的FDTD分析方法。提供了提高频谱计算有效性和精度的方法。对典型开闭式表面波结构主模的色散特性进行了计算,并与其它数值方法和实验结果进行了比较,证实了这一方法的可靠性。 相似文献
4.
5.
6.
7.
8.
阶梯接地式静磁表面波延迟线的研究 总被引:1,自引:1,他引:0
本文利用阶梯式接地结构来控制静磁表面波(MSSW)延迟线的色散特性,阶梯各级平面的长度及其与磁性薄膜的距离被优化选取以得到期望的延迟-频率特性,利用这种技术设计并研制出中心频率为4.0GHz、带宽为400MHz的时间延迟与频率呈线性关系的MSSW线性色散延迟线,和中心频率为3.95GHz、带宽为200MHz的时间延迟不随频率变化的MSSW非色散延迟线. 相似文献
9.
10.
11.
12.
SEC中的全数字锁相环的分析及设计 总被引:2,自引:0,他引:2
文章首先介绍了全数字锁相环(ADPLL)的基本结构和工作原理,并进行了数学建模,计算了其主要的参数指标;然后,针对SDH设备时钟(SEC)设计了一种切实可行的低抖动ADPLL的电路结构,并对其各个组成部分进行了具体的电路分析和设计,通过微机适当配置,可以使该设计的结果得到优化;最后,通过现场可编程门阵列(FPGA)验证,给出了测试结果. 相似文献
13.
14.
介绍了一种简洁可靠的数字锁相频综快速跳频的原理、组成及实现,采用电阻开关网络对锁相环(PLL)进行预置,在保证相位噪声、杂散等指标不变的前提下提高了跳频速度,并通过了实际的测试。该方法实现了锁相电路跳频过程中的快速预置,加速了频综的跳频速度。 相似文献
15.
针对应用于复杂空间环境的宽带接收机的需求,提出了一种新颖的频率源设计方案.采用锁相环(PLL)和倍频电路实现宽带频综,采用直接数字频率合成器(DDS)实现窄带细步进频综.给出了频率源的详细设计思路、实现方法及可靠性设计的相关内容,实测结果表明所设计的频率源各项指标均满足要求. 相似文献
16.
重点分析了环路延迟对锁相环稳定性和输出信号抖动性能的影响,提出了一个简单的优化设计方法。用90nmCMOS工艺设计实现了一个基于自偏置技术的时钟锁相环,锁相环可以在很宽的输入频率范围内输出低抖动的时钟信号。 相似文献
17.
Chen-Wei Huang Ping Gui Yanli Fan Mark Morgan 《Analog Integrated Circuits and Signal Processing》2012,72(1):89-95
A Phase-Locked Loop (PLL)-based frequency synthesizer (FS) with adjustable duty cycle is presented. By employing digital processing circuitry and the ??C?? fractional-N technique, the FS is capable of generating arbitrary frequencies in a wide frequency range, and capable of adjusting the clock duty cycles. In addition, the switching between different frequencies is instant except when a very fine frequency resolution is required. The adjustable duty cycle and instant switching are desired features in applications such as time-interleaved Analog-to-Digital-Converters (ADCs), switched-capacitor circuits, and DC?CDC converters. The design was fabricated using a 0.13???m CMOS process. This paper gives the theories, analysis, implementation, and measurement results of this FS. 相似文献
18.
阐述了Ku波段低相噪锁相频率源的研制过程。在低输入参考频率10 MHz的情况下,输出高达11.8 GHz的点频信号,倍频恶化达到61 dB,如何实现从10 Hz~1 MHz频偏范围内各点的相位噪声指标要求是需要攻克的技术难题。具有超低相噪基底的模拟鉴频鉴相器件HMC440的应用为该项目的成功研制奠定了坚实的基础。 相似文献
19.
本文介绍基于锁相技术的Ku波段上变频器,重点论述了一种特殊形式的锁相环——移频锁相环(OPLL),给出了Ku波段锁相上变频器的实现原理和方法,并结合实现OPLL的几项关键技术,对典型电路进行了分析。最后,给出了关键电路的试验结果。 相似文献