SOC设计中的核心技术

随着集成电路深亚微米设计技术、制造技术的迅速发展，集成电路已经进入片上系统（System on a Chip，简称SoC）时代。SoC设计技术是以IP（Intellectual Property）核复用为基础，以软硬件协同设计为主要设计方法的芯片设计技术，本文从IP核复用技术、软硬件协同设计技术两个方面探讨了SoC设计中的核心技术。     

SOC与芯片设计方法

本文介绍了以超深亚微米技术为支撑的SOC的定义以及芯片设计方法，并阐述了软硬件协同设计理论、IP核生成及复用技术、超深亚微米IC设计面对的难题以及SOC测试与验证技术。     

SoC的技术支持及嵌入式系统设计

与ASIC设计的其他技术一样,SoC的出现是以许多技术支撑为条件的,这些技术包括深亚微米工艺技术、IP核的优化及重用技术、EDA技术、软／硬件协同设计技术。文中讨论了SoC支撑技术和SoC阶段嵌入式系统设计的作用。     

SoC的技术支持及嵌入式系统设计

与ASIC设计的其他技术一样,SoC的出现是以许多技术支撑为条件的.这些技术包括深亚微米工艺技术、IP核的优化及重用技术、EDA技术、软/硬件协同设计技术.文中讨论了SoC支撑技术和SoC阶段嵌入式系统设计的作用.     

基于IP核复用的SoC设计技术探讨

以IP(IntellectualProperty)核复用为基础的SoC(SystemonaChip,简称SoC)设计是以软硬件协同设计为主要设计方法的芯片设计技术。本文从IP核复用技术、软硬件协同设计技术两个方面探讨了SoC设计中的关键技术。其中以OCP及Wishbone总线为例,总结了片上总线的特点及其接口技术,讨论了IP核复用技术的应用方法及优势;通过与传统的IC设计相比较,描述了软硬件协同设计的流程特征,并探讨了软硬件协同仿真技术,同时其发展趋势作了展望。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

SoC芯片设计方法及标准化

随着集成电路技术的迅速发展，集成电路已进入系统级芯片（SoC)设计时代，SoC芯片的集成度越来越高，单芯片上的集成度和操作频率越来越高，投放市场的时间要求越来越短，为了实现这样的SoC芯片，设计越来越依赖IP模块的重用，SoC复杂性的提高和IP模块的多样化，SoC芯片中多个厂商不同IP模块的使用，导致了IP模块可重用的许多问题，IP模块和片上总线，以及EDA工具接口的标准化，是解决IP模块标准化的很好途径，另一方面，SoC芯片设计的复杂性和嵌入软件所占比重的增加，要求更高层次的系统抽象和软硬件的协同设计，使用更流地的设计进行系统的硬件设计和更有效的系统设计方法，描述了SoC芯片设计中的IP模块可重用技术以及所存在的问题，介绍了SoC IP模块和片上总线结构的标准化，讨论了基于C／C＋＋扩展类库的系统级描述语言和基于平台的SoC设计方法。     

SoC可测性技术研究

超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.介绍了可测性设计技术常用的几种方法,从芯核级综述了数字逻辑模块、模拟电路、内存、处理器、第三方IP核等的测试问题,并对SoC可测性设计策略进行了探讨,最后展望了SoC测试未来的发展方向.     

用SoC实现视频图形引擎功能的研究

结合实际方案对目前国内研究热点的SoC设计进行一些讨论。主要对系统集成、算法与系统芯片结构、可测试性设计等方面进行一些相关探讨。采用基于Altera的SOPC系统级芯片XA10,实现图形引擎功能;利用SoC平台化设计,以达到快速进入SoC设计领域的目的;希望从应用角度入手,逐步深入SoC的IP集成特性和AMBA技术以及软硬件联合设计等。     

用SoC实现视频图形引擎功能的研究

结合实际方案对目前国内研究热点的SoC设计进行一些讨论.主要对系统集成、算法与系统芯片结构、可测试性设计等方面进行一些相关探讨.采用基于Altera的SOPC系统级芯片XA10,实现图形引擎功能;利用SoC平台化设计,以达到快速进入SoC设计领域的目的;希望从应用角度入手,逐步深入SoC的IP集成特性和AMBA技术以及软硬件联合设计等.     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

基于UML的SoC建模设计方法研究

随着集成电路制造工艺的发展,嵌入式计算机应用向着SoC的方向发展。为了适应制造工艺对SoC设计能力的要求,提高SoC的设计效率,成为了很紧迫的必要任务。采用统一的SoC系统级建模语言SystemC、软/硬件协同设计技术、基于IP核复用等技术的SoC设计流程,在一定程度上满足了SoC设计要求。在现有SoC设计流程基础上,结合UML的模型驱动框架（MDA）设计方法,在当前的SoC设计流程的系统需求规约描述、硬件实时反应式系统建模、软件模块设计实现中采用UML针对SoC的轻量型扩展特性,可以很大程度地改进提高SoC的设计流程效率。     

AFDX-ES SoC验证平台的构建与实现

以SoC软硬件协同设计方法学及验证方法学为指导,系统介绍了以ARM9为核心的AFDX-ES SoC设计过程中,软硬件协同设计和验证平台的构建过程及具体实施。应用实践表明该平台具有良好的实用价值。     

基于SoC可重构密码算法IP核接口电路设计与实现

针对SoC芯片多IP核集成问题,提出了系统集成时软硬件协同设计方案,建立了可重构密码算法IP核接口电路模型.该模型引入桥芯片和可编程原理,解决了不同密码算法接口位宽不一致的问题.在介绍微控制器和可重构密码算法IP核相关功能的基础上,通过基于双端口存储器和寄存器组接口电路实例,验证了IP核接口电路功能的完备性和普适性.     

集成电路设计的系统级描述语言SystemC

人们提出了软件硬件协同设计的设计方法，以克服传统的将软件和硬件分开的设计方法对于SOC的设计存在的缺陷。SyStenlC是顺应这种发展趋势而产生的系统级描述语言。它是一种通过类对象扩展和基于C／C 的建模平台，支持系统级软硬件协同设计、仿真、验证、软硬件协同设计的系统级描述语言。本文介绍了系统级描述语言SySternC在集成电路设计中的应用，讨论了基于SyStemC的集成电路设计的设计流程、设计优势及其发展趋势。     

支持平台设计方法的系统芯片协同设计环境

面向基于平台的设计方法,开发了系统芯片软／硬件协同设计环境YH—PBDE．在描述YH-PBDE的总体结构之后,详细介绍了该环境中的三个设计层次与二次映射过程,重点论述了YH—PBDE中基于约束任务流图的系统建模方法、具有初始信息素的蚂蚁寻优软硬件划分算法和基于层次有向无环图的设计约束分配方法．结合具有录音功能的MP3播放器芯片的系统级设计方法,说明了在YH—PBDE中进行系统芯片软硬件协同设计的过程。     

基于卷积神经网络的单图像去雾模型硬件重构加速方法

针对基于卷积神经网络（CNN）的单图像去雾模型在移动/嵌入式端部署难,不易用做实时视频去雾的问题,提出一种基于Zynq片上系统（SoC）的去雾模型硬件重构加速方法。首先,提出量化?反量化算法,对两个代表去雾模型进行量化;其次,基于视频流存储器架构和软硬件协同、流水线等技术以及高级综合（HLS）工具,对量化后的去雾模型硬件重构并生成具有高性能扩展总线接口（AXI4）的硬件IP核。实验结果表明,在保证去雾效果的前提下,可以实现模型参数从float32到int5（5 bit）的量化,从而节省约84.4%的存储空间;所生成硬件IP核的最高像素时钟频率为182 Mpixel/s,能够实现1080P@60 frame/s的视频去雾;单帧640×480的雾图去雾仅需2.4 ms,而片上功耗仅为2.25 W。这种生成带有标准总线接口的硬件IP核也便于跨平台移植和部署,从而可以扩大这类去雾模型的应用范围。     

Dynamically reconfigurable hardware-software architecture for partitioning networking functions on the SoC platform

We present an issue of the dynamically reconfigurable hardware-software architecture which allows for partitioning networking functions on a SoC (System on Chip) platform. We address this issue as a partition problem of implementing network protocol functions into dynamically reconfigurable hardware and software modules. Such a partitioning technique can improve the co-design productivity of hardware and software modules. Practically, the proposed partitioning technique, which is called the ITC (Inter-Task Communication) technique incorporating the RT-IJC² (Real-Time Inter-Job Communication Channel), makes it possible to resolve the issue of partitioning networking functions into hardware and software modules on the SoC platform. Additionally, the proposed partitioning technique can support the modularity and reuse of complex network protocol functions, enabling a higher level of abstraction of future network protocol specifications onto the SoC platform. Especially, the RT-IJC² allows for more complex data transfers between hardware and software tasks as well as provides real-time data processing simultaneously for given application-specific real-time requirements. We conduct a variety of experiments to illustrate the application and efficiency of the proposed technique after implementing it on a commercial SoC platform based on the Altera’s Excalibur including the ARM922T core and up to 1 million gates of programmable logic.