共查询到20条相似文献,搜索用时 187 毫秒
1.
介绍了在实时监控系统中常用的几种数据通信校验方法及其特点;重点说明了循环冗余码(CRC)校验的原理、检错范围和实现循环冗余码校验的方法,并编制了相应的程序;还介绍了数据通信校验在卫星通信地球站监控系统中的应用。 相似文献
2.
3.
4.
基于置信度判定的循环冗余校验纠错技术 总被引:1,自引:0,他引:1
以S模式下行数据链的检纠错为例,给出了基于置信度判定的循环冗余校验多位纠错技术,实现了突发和随机分布的多位差错的纠正,在不增加冗余码的情况下大大增强了循环冗余校验码的纠错能力. 相似文献
5.
6.
CRC校验在计算机与S7-200 PLC通信中的设计与实现 总被引:3,自引:2,他引:1
详细介绍了循环冗余校验CRC(Cyclic Redundancy Check)的差错控制原理及其在工业控制中的上住机(计算机)和下住机(S7—200 PLC)中的实现。其中,上位机用VisualBasic 6.0编程,下住机用STEP7一Micro/Win编程,利用自由口通信方式来实现数据校验。本文中的系统具备实时显示、历史查询、系统暂停以及准确的信息循环冗余校验功能。 相似文献
7.
8.
9.
数据传输系统中CRC校验的DSP算法实现 总被引:1,自引:1,他引:0
循环冗余校验码是一种重要的循环码,编码和解码方法简单,容易实现,检错能力强,误判概率几乎为零,是一种效率极高的差错控制方法,可以满足通信系统可靠传送信息的要求,在测控及数据通信中得到了非常广泛的应用。详细介绍了循环冗余校验的编解码原理,分析了用DSP实现CRC的合理性,最后给出了根据校验原理实现的设计思想及流程图,具有一定的实用价值。 相似文献
10.
介绍数字传输链路的误码性能指标、检测分类及方法,重点阐述并比较了在线测试中的循环冗余校验(CRC)、帧同步码校验、奇偶(P码)校验,以及编码规律破坏校验,最后介绍了几种2Mb/s在线测试仪表 相似文献
11.
12.
13.
In order to change the path candidates, reduce the average list size, and make more paths pass cyclic redundancy check (CRC), multiple CRC-aided variable successive cancellation list (SCL) decoding algorithm is proposed. In the decoding algorithm, the whole unfrozen bits are divided into several parts and each part is concatenated with a corresponding CRC code, except the last part which is concatenated with a whole unfrozen CRC code. Each CRC detection is performed, and only those satisfying each part CRC become the path candidates. A variable list is setup for each part to reduce the time complexity. Variable list size is setup for each part to reduce the time complexity until one survival path in each part can pass its corresponding CRC. The results show that the proposed algorithm can reduce the average list size, and the frame error rate (FER) performance, and has a better performance with the increase of the part number. 相似文献
14.
15.
分析了国内外智能卡应用中CRC校验方法的异同,深入研究了智能卡标准及CRC生成多项式,并把CRC的两种计算类型融合在一起,结合智能卡标准中CRC校验的特点提出了一种新的CRC计算模块的硬件实现方法.根据此方法完成了一种CRC计算模块的硬件设计,对设计进行了RTL仿真验证,通过了FPGA验证,并实施了投片.该芯片已经通过流片测试,结果表明模块功能和性能达到设计指标,性能良好. 相似文献
16.
17.
Zhi-Hao Wang Wanting Huang Shuhao Zhang Mengyu Chu Na Yin Chaoran Zhu Zhenzhong Zhang Jinjin Shi Junjie Liu 《Advanced functional materials》2023,33(17):2212013
Colorectal cancer (CRC) is the second most common cause of cancer incidence worldwide. Oral drug delivery systems (ODDS) have shown great promise for CRC therapy, but the delivery efficiency is still challenged by the dense intestinal mucus barrier and nonspecific interception of abnormally proliferated pathogenic bacteria. Herein, self-thermophoretic nanoparticles (CTPB) is presented to enhance intestinal mucus penetration and reduce pathogenic bacteria interception in CRC for efficient drug delivery. The nanoplatform introduces hollow mesoporous copper sulfide and is asymmetrically sprayed with titanium dioxide as the self-thermophoretic matrix. Based on the close relationship between pathogenic bacteria and CRC, the nanoplatform is camouflaged by the biomimetic membrane of Staphylococcus aureus to precisely anchor in the intestinal segment of CRC. After near-infrared laser irradiation, CTPB can effectively increase the intestinal mucus penetration efficiency by 2.7 folds, and decrease the pathogenic bacterial interception by 3.5 folds via the self-thermophoretic propulsion force. In orthotopic CRC-bearing mice, CTPB vastly improved the drug delivery efficiency to CRC after oral administration, thus showing a 99.4% antitumor rate after three weeks of treatment, which provides new insight into oral drug delivery for CRC therapy. 相似文献
18.
19.
在数字通信领域,为保证数据的正确传输,数据校验是必不可少的,而循环冗余校验(CyclicRedundancy Check,简称CRC)在其中得到广泛的应用。该文首先对CRC5/16校验的基本原理作了简要的介绍,然后对CRC5/16编码校验的具体电路及其实现步骤进行了详尽的阐述。在分析它们实现电路的基础上,提出了将CRC5/16的编码校验放在一个模块中实现的方法,这样不仅节省了硬件资源,而且系统的模块化设计也有利于模块的重复利用与移植。最后给出了在FPGA中的具体实现方法,并利用软件工具及硬件电路对该设计进行了较为全面的仿真验证。 相似文献
20.
基于FPGA的CRC编码器的实现 总被引:1,自引:1,他引:0
在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法,循环冗余校验CRC(Cyclic Redundancy Check)由于编码简单且有效,是一种最常用的信道编码方法.介绍了CRC编码的原理算法和校验规则,以CRC-4为例,给出了CRC校验码的具体计算过程和使用硬件描述语言VHDL来实现CRC编码的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6T144C6器件,完成了CRC编码器的FPGA实现,其实现速度可达397 MHz. 相似文献