中国芯C*Core设计及应用

随着集成度的提高,在嵌入式应用中,人们倾向于把CPU、存储器和一些外围电路集成到一个芯片上．构成所谓的系统芯片（简称为SOC）,而把SOC上的那个CPU成为CPU芯核。大部分嵌入式CPU都是针对某个应用。文中介绍了苏州国芯设计的C＊Core及其SOC设计平台,进一步了解由我国国内自行设计的CPU的特点及开发前景。     

基于量子进化算法的层次型SOC测试结构优化

以减少系统芯片SOC测试时间为目标,研究了层次型SOC的多层次TAM优化问题。根据嵌入式IP核的分类,将层次型SOC测试结构优化转变成了平铺型SOC测试结构优化,并建立了基于量子进化算法的数学模型。通过对群体的观测,决定IP核在测试访问机制上的分配以及当前群体中的最佳个体,实现了包含TAM-ed且wrapped的嵌入式核的层次型SOC测试结构优化。针对国际标准片上系统芯片验证表明,与GA、ILP和启发式算法相比,该算法能够获得更短的测试时间。     

小身材显现大智慧：迷你台式机2011年的发展趋势

台式机为何能做得日益小巧？这要拜多功能合一的芯片所赐。在这里我们首先要重新认识一个名词——SOC（System－on－Chip），也就是“系统级芯片”。SOC已经诞生有一段时间了，其存在形式多种多样。如今，几乎所有的原始设备制造商都在努力研发SOC，希望能在单个芯片上纳入更多功能，这项技术的典范是英特尔Atom处理器。     

一种多核共享测试数据的BIST方案

文中提出了一种新颍的SOC芯片BIST方案。该方案是利用相容技术和折叠技术,将SOC芯片中多个芯核的测试数据整体优化压缩和生成,并且能够实现多个芯核的并行测试,具有很高的压缩率,平均压缩率在94%以上;且结构简单、解压方便、硬件开销低,实验证明是一种非常好的SOC芯片的BIST方案。     

SOC技术的现状、水平和发展趋势（下）

着重从应用的角度介绍国内外SOC技术的应用现状、可编程SOC技术的研究应用水平（主要介绍数家有代表性厂商可编程SOC芯片及其开发平台）。最后介绍目前SOC技术发展比较明显的两大趋势－混合信号SOC和基于平台设计（PBD）。     

一种基于SOC技术的加固型嵌入式计算机系统的设计

单一芯片系统SOC(System On A Chip)是嵌入式系统实现的一种形式,是目前嵌入式应用领域的热门话题。本文作者对一种SOC芯片进行了研究和分析,并以这种芯片为核心设计了一种加固型嵌入式计算机;介绍了这种计算机的结构、性能、特点以及应用领域。     

一种多核共享测试数据的BIST方案

文中提出了一种新颍的SOC芯片BIST方案。该方案是利用相容技术和折叠技术，将SOC芯片中多个芯核的测试数据整体优化压缩和生成，并且能够实现多个芯核的并行测试，具有很高的压缩率，平均压缩率在94％以上；且结构简单、解压方便、硬件开销低，实验证明是一种非常好的SOC芯片的BIST方案。     

基于以太网数据帧格式的IPv6报文解析器设计

随着IPv6技术的逐步推广和深亚微米工艺的迅速发展,IPv6SOC网络处理芯片的应用将是承载现代IPv6网络技术的必然趋势。而网络协处理器以其在网络处理器中独特的优势,则是SOC网络处理芯片中不可缺少的一部分。本文针对IPv6网络协处理器中普遍应用的IPv6解析器,提出了一种解析的方法并加以实现。     

一种基于SOC的处理器最小系统设计方法

采用SOC全可编程片上系统芯片,设计了一种适合航空领域使用的最小系统,给出了最小系统中各功能电路的设计方法,分同时析了SOC芯片的启动加载流程。通过搭建测试环境验证,该处理器最小系统达到了预期的设计要求。     

基于WISHBONE片上总线的USB2．0设备控制器IP核的设计

随着SOC技术的广泛发展和USB协议的普遍应用,在芯片设计时嵌入USB设备控制器IP核变得越来越重要.WISHBONE片上总线为IP核的相互通信提供了一种更为简单灵活的实现方法.本文基于WISHBONE片上总线,设计了符合USB 2.0协议的设备控制器IP软核,并通过仿真验证,符合设备使用要求.