MEMS器件的腐蚀与释放

以硅微机械FP腔器件为代表,该器件采用了标准的硅表面加工工艺,分析了此类具有悬空结构的MEMS器件在进行牺牲层的腐蚀和最终的结构释放过程中的各种问题.根据所遇到问题的不同情况对器件的设计和工艺流程进行了改进,并通过实验验证了其可行性.     

MEMS器件的腐蚀与释放

以硅微机械FP腔器件为代表，该器件采用了标准的硅表面加工工艺，分析了此类具有悬空结构的MEMS器件在进行牺牲层的腐蚀和最终的结构释放过程中的各种问题. 根据所遇到问题的不同情况对器件的设计和工艺流程进行了改进，并通过实验验证了其可行性.     

基于体硅衬底制作全耗尽FinFET器件的工艺方案

随着MOS器件缩小到纳米尺寸,为了改善器件性能,三维全耗尽FinFET器件受到广泛关注和研究.基于体硅衬底,已实现不同结构的FinFET,如双栅、三栅、环栅等结构.不同于SOI衬底FinFET,对于双栅或三栅结构,体硅衬底制作FinFET可能存在源漏穿通问题,对于环栅FinFET器件,工艺实现是一个很大的挑战.综述了目前解决源漏穿通问题的各种工艺方案,提出了全新的基于体硅衬底制作环栅FinFET的工艺方案,并展示了关键步骤的具体工艺实验结果.     

反应离子深刻蚀中硅/玻璃结构footing效应的实验研究

针对反应离子深刻蚀中硅/玻璃键合结构的footing效应问题,用实验方法进行了研究.通过2～4和0.01～0.03Ω·cm两种不同电导率的硅结构过刻蚀的对比,以及对50,20和5μm三组不同间隙高度的器件结构过刻蚀的对比,揭示了单晶硅结构的电导率及器件结构和玻璃衬底间隙高度对footing效应的影响.实验结果显示电导率为2～4Ω·cm的硅结构比电导率为0.01～0.03Ω·cm的硅结构footing效应严重;硅结构和玻璃衬底的间隙为5μm的比间隙为20和50μm的footing效应严重, 对这一现象的理论分析认为,被刻蚀的硅的电导率越高, 硅结构与玻璃衬底的间隙越大,footing效应越不明显.本文中不同电导率和不同间隙高度的实验对比结果可以为硅微传感器材料类型的选取和器件的优化设计提供参考.     

反应离子深刻蚀中硅/玻璃结构footing效应的实验研究

针对反应离子深刻蚀中硅/玻璃键合结构的footing效应问题,用实验方法进行了研究.通过2～4和0.01～0.03Ω·cm两种不同电导率的硅结构过刻蚀的对比,以及对50,20和5μm三组不同间隙高度的器件结构过刻蚀的对比,揭示了单晶硅结构的电导率及器件结构和玻璃衬底间隙高度对footing效应的影响.实验结果显示电导率为2～4Ω·cm的硅结构比电导率为0.01～0.03Ω·cm的硅结构footing效应严重;硅结构和玻璃衬底的间隙为5μm的比间隙为20和50μm的footing效应严重, 对这一现象的理论分析认为,被刻蚀的硅的电导率越高, 硅结构与玻璃衬底的间隙越大,footing效应越不明显.本文中不同电导率和不同间隙高度的实验对比结果可以为硅微传感器材料类型的选取和器件的优化设计提供参考.     

新型锗硅应变层异质结构双极器件研究进展

新型锗硅材料和器件的发展开创了硅异质结构和能带工程器件的新时代.现代先进的外延技术使应变层锗硅材料的应用成为可能.本文详细评述了新型锗硅应变层异质结构双极器件的研究现状及发展,着重讨论了锗硅应变层的性质和以锗硅应变层作基区的异质结双极器件的性能及其应用前景.     

超薄体MOSFET的结构优化

对UTB器件的各结构参数进行了优化,给出了UTB器件设计的指导方向.在UTB器件的设计中,有三个重要参数,即器件的源漏提升高度、锗硅栅(GexSi1-x)中Ge含量的摩尔百分比和硅膜的厚度,并对这三个结构参数对器件性能的影响进行了模拟分析,给出了器件各结构参数的优化方向,找出了可行Ge含量的摩尔百分比和可行硅膜厚度之间的设计容区.通过模拟分析发现,只要合理选择器件的结构参数,就能得到性能优良的UTB器件.     

超薄体MOSFET的结构优化

对U TB器件的各结构参数进行了优化,给出了UTB器件设计的指导方向.在U TB器件的设计中,有三个重要参数,即器件的源漏提升高度、锗硅栅(Gex Si1 - x)中Ge含量的摩尔百分比和硅膜的厚度,并对这三个结构参数对器件性能的影响进行了模拟分析,给出了器件各结构参数的优化方向,找出了可行Ge含量的摩尔百分比和可行硅膜厚度之间的设计容区.通过模拟分析发现,只要合理选择器件的结构参数,就能得到性能优良的U TB器件     

SOI动态阈值MOS器件结构改进

传统SOI DTMOS器件固有的较大体电阻和体电容严重影响电路的速度特性,这也是阻碍SOI DTMOS器件应用于大规模集成电路的最主要原因之一.有人提出通过增大硅膜厚度的方法减小器件体电阻,但随之而来的寄生体电容的增大严重退化了器件特性.为了解决这个问题,提出了一种SOI DTMOS新结构,该器件可以分别优化结深和硅膜的厚度,从而获得较小的寄生电容和体电阻.同时,考虑到沟道宽度对体电阻的影响,将该结构进一步优化,形成侧向栅-体连接的器件结构.ISE-TCAD器件模拟结果表明,较之传统SOI DTMOS器件,该结构的本征延时和电路延时具有明显优势.     

硅微电子工业的发展限制及对策

简要介绍了硅微电子工业的发展状态、限制及对策.为了保持硅微电子工业的继续发展,主要的对策是利用新的结构材料以及新的器件结构和器件原理.在此基础上,介绍了新形势下硅微电子器件及电路辐射加固的考虑.