共查询到20条相似文献,搜索用时 265 毫秒
1.
2.
3.
针对目前用于超分辨率图像重建的深度学习网络模型结构深且计算复杂度高,以及存储网络模型所需空间大,进而导致其无法在资源受限的设备上有效运行的问题,提出一种基于知识蒸馏的超分辨率卷积神经网络的压缩方法。该方法使用一个参数多、重建效果好的教师网络和一个参数少、重建效果较差的学生网络。首先训练好教师网络,然后使用知识蒸馏的方法将知识从教师网络转移到学生网络,最后在不改变学生网络的网络结构及参数量的前提下提升学生网络的重建效果。实验使用峰值信噪比(PSNR)评估重建质量的结果,使用知识蒸馏方法的学生网络与不使用知识蒸馏方法的学生网络相比,在放大倍数为3时,在4个公开测试集上的PSNR提升量分别为0.53 dB、0.37 dB、0.24 dB和0.45 dB。在不改变学生网络结构的前提下,所提方法显著地改善了学生网络的超分辨率重建效果。 相似文献
4.
5.
6.
为了满足医疗行业大量针式票据录入工作的需求,解决传统人工录入方式效率低、精度低的问题,构建了双网络模型下的针式打印字体医疗票据识别方法。传统目标检测网络的参数同时描述了目标的位置与类别信息,其用于大规模定位识别任务时由于参数量庞大导致网络极难以训练,为解决以上问题,提出了双网络模型方法以联合FasterRCNN与深度卷积神经网络实现票据中字符的定位与识别,双网络将定位与识别分步进行以降低任务的复杂度。实验采用自建票据数据集与字库数据集进行网络训练,利用现场采集的票据验证了算法的有效性,通过测试不同参数下模型的性能来选定最佳参数,并对比分析了该方法与传统方法的识别效果。实际测试表明,识别准确率达95.4%,召回率达92.7%,速度达0.76 s/张。 相似文献
7.
8.
针对传统目标识别算法复杂场景下的道路目标识别精度低、实时性差、小目标检测难度大等问题,提出了基于红外场景下FS-YOLOv5轻量化模型。采用单阶段目标检测网络YOLOv5s作为基础网络,提出了一种新的FSMobileNetV3网络代替原网络中的CSPDarknet主干网络来提取特征图像;在原网络CIoU损失函数的基础上引入Power变换,替换为α-CIoU,提高网络对小目标的检测能力;将K-means++聚类算法应用在FLIR红外数据集上重新生成Anchor,最后利用DIoU-NMS替换原网络的NMS后处理方法,改善对遮挡物体的检测能力,降低了模型的漏检率。通过在FLIR红外数据集上的消融实验验证了FS-YOLOv5轻量化算法满足红外场景下的道路目标检测任务,与原网络相比,在平均精度仅降低0.37个百分点的前提下,FS-YOLOv5模型的大小减少了26%,参数量减少了29%,检测速度提升了11 FPS,满足了在不同场景下移动端部署的需求。 相似文献
9.
10.
网络环境下基于网络 QoS 的网络控制器优化设计 总被引:2,自引:0,他引:2
在网络控制中,基于网络服务质量(Quality of services, QoS) 的网络控制器的优化问题是网络控制研究中一个非常重要的问题,但到目前为止该问题的研究还不够深入. 本文首先给出了网络环境下控制器与网络调度协作过程模型, 然后在此模型基础上提出了控制器设计及网络特性相关的综合性能指标, 接着以优化此指标为目的,利用离散LQR (Linear quadratic regulator) 方法完成网络控制器与网络的交互设计过程. 仿真结果说明了协作设计过程的有效性. 相似文献
11.
一种基于多值逻辑的开放式逻辑软件设计方法 总被引:9,自引:0,他引:9
在工业控制系统中,将对逻辑测控过程的表述抽象成象值逻辑是一种准确而又便利的方法,同时,测控过程的多样性又使传统的利用程序设计语言中逻辑语句的软件设计方法很难适应对开放性的要求,本文提出一种适合多值逻辑处理的数据结构和代数系统,并以此为基础,构造逻辑描述式,实现组合多值逻辑和时序多值逻辑的开放式设计。 相似文献
12.
王芳雷 《计算机辅助设计与图形学学报》1994,6(2):119-124
介绍一种以组合逻辑最小化工具为基础,提出按满足压缩状态表约束关系进行状态分配的新思想,通过一系列的转换,可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由PLA作为组合逻辑部件的时序逻辑电路的转换。由于该时序逻辑综合新方法在处理过程中要涉及解大型覆盖表的问题,为此提出满足压缩状态表约束关系的状态分配的简化算法。文中用一些实例说明简化算法的具体运算过程。结果表明简化算法可导出满足原始状态表的较简化的时序逻辑表达式。 相似文献
13.
本文讨论了基于逻辑级数极化小的布尔孙数因子分解,提出了基于Lawler分割算法及子逻辑结构变换的组合逻辑电路的逻辑级数优化方法。 相似文献
14.
王世昌 《计算机辅助设计与图形学学报》1996,8(6):432-438
本文提出了简化组合逻辑设计的布尔方程分解方法,是将F(x1,x2,...xn)=1的组合逻辑设计转化为F(x1,x2,...xn)=0的组合逻辑设计问题,然后将F(x1,x2,...,xn)=0转化为与其等价的布尔方程组,对得到的布尔方程组用“异或”逻辑实现,从而获得极为简化的组合逻辑设计,最后我们给出了解布尔方程的程序设计框图。 相似文献
15.
16.
Abraham Kandel 《International journal of parallel programming》1974,3(2):129-139
In this paper the fuzzy set as discussed by Zadeh is viewed as a multivalued logic with a continuum of truth values in the interval [0,1]. The concept of static hazard in combinational switching systems is related to fuzzy logic and various properties of this relation are established. The paper derives the necessary and sufficient conditions for a fuzzy function to adequately describe the steady-state and static hazard behavior of a combinational system, by extending the ternary method discussed by Yoeli and Rinon and using the resolution principle of mechanical theorem-proving. 相似文献
17.
RTL综合中的格式剖别 总被引:3,自引:0,他引:3
由于寄存器传输级(RTL)行为描述可以精确地确定数字系统的操作,所以寄存器传输级综合成为当前EDA行业的主流设计方法。实现从寄存器传输级行为描述到门级结构描述转换的RTL综合,是组合逻辑/时序逻辑综合理论在HDL(硬件描述语言)上的具体应用。设计寄存器传输级综合工具的基础是格式判别,即将行为描述中的组合逻辑与时序逻辑区分开来,利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合,提出一种易于实现的格式判别方法,该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的条件判断此赋值语句组合是组合逻辑还是时序逻辑,并生成不同层次、功能相对独立的RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此RT单元,从而在实现RTL综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用。最后文中给出一些测试实例和结果分析,通过测试实例和结果分析表明该文提出手方法不但有效地区分了组合逻辑和时序逻辑,而且由于通过对组合逻辑综合和时序逻辑综合最大限度的重用,使寄存器传输级综合的开发时间大大缩短,此方法已经用于作者的RTL综合系统中。 相似文献
18.
主要研究可变长移位逻辑的几种设计方法。为克服传统的采用移位寄存器来实现可变长移位功能消耗大量寄存器和组合逻辑资源的缺点,结合Xilinx FPGA的结构,提出了基于Xil-inx FPGA的实现方法;针对ASIC设计,提出了两种基于存储器的实现方法,并对它们的优缺点进行了分析和比较,同时给出了原理图和仿真波形。 相似文献
19.
20.
In a totally self-checking (TSC) design, the circuit detects errors by monitoring redundantly coded data/control paths through a TSC checker. A problem arises when not all these code words are on the monitored lines during normal operation. A method of designing checkers that solves this difficulty is proposed. The method uses TSC checkers based on flip-flops instead of using the mostly combinational checkers now available. Two design applications are presented: TSC checkers for arithmetic AN codes, and a TSC iterative logic array 相似文献