基于RTD和HEMT的单稳多稳转换逻辑(MML)模拟

用 PSpice对一种由串连的 RTD和 HEMT组成的单稳多稳转换逻辑 (MML)电路进行了模拟。基于自行研制的 RTD的特性曲线提取了合适的器件模型和参数 ,分析了由输入信号调节器件的峰值电流来控制器件翻转次序从而在 MML电路中实现门函数逻辑的原理并由模拟得以证实。     

共振隧穿二极管基础电路的模拟与分析

简单介绍了RTD的器件性和器件模型，用HSPICE模拟出RTD与电阻、MOS晶体管、RTD本身结合的电路特性。通过对不同电路参数I-V特性的模拟和分析，为理解RTD器件机理和构造复杂电路提供了初步的基础。     

pH-ISFET器件及其电路的SPICE模拟方法

本文提出用SPICE软件模拟pH-ISFET器件及其电路的方法。通过SPICE内部的MOSFET参数和引入一些信号源来实现对pH-ISFET传感器及其电路的pH灵敏度关系、瞬态响应以及温度特性的模拟,所得结果与实验观测结果基本相符。     

共振隧穿器件应用电路概述——共振隧穿器件讲座(2)

在“共振隧穿器件概述”的基础上,对共振隧穿器件应用电路作了全面概括的介绍。首先对共振隧穿器件应用电路的特点、分类和发展趋势作了简述;进一步对由RTDH/EMT构成的单-双稳转换逻辑单元(MOBILE)和以它为基础构成的RTD应用电路,包括柔性逻辑、静态随机存储(SRAM)、神经元、静态分频器等电路的结构、工作原理和逻辑功能等进行了介绍。关于RTD/HEMT构成的更为复杂的电路,如多值逻辑、AD转换器以及RTD光电集成电路等将在本讲座最后部分进行讲解。     

RTD/HEMT多值逻辑(MVL)电路的PSPICE模拟

由共振隧穿二极管(RTD)与高电子迁移率晶体管(HEMT)相并联组成的结构是构成当前RTD高速数字电路常用的基本单元。由于RTD的负阻、双稳和自锁特性,由RTD/HEMT组成的逻辑电路可以大大减少器件的数目,用最少的器件完成一定的逻辑功能。本文对多值逻辑(MVL)中的文字逻辑门用PSPICE模拟软件进行了电路模拟,模拟结果与预期结果一致,并有助于指导该电路的设计。     

线性电路的全温区电路模拟软件TSPICE

线性电路全温区电路模拟软件TSPICE建立了完善、实用的新三极管全温模型,新的稳压管模型及其全温模型,完善的器件噪声模型,器件噪声分析的必要参数及其计算方法,实现了全温区内(-55～+125℃)线性电路的电性能模拟。设立的电路元件参数变化卡便于优化设计。提供的电路图符号法输入,模拟结果的图形显示和硬拷贝,便于设计人员使用。用TSPICE对二十多种电路进行模拟、设计,证实了TSPICE软件在全温范围模拟电路性能的精度及其实用功能方面均优于SPICE2G.5电路模拟软件     

B样条函数器件插值模型在电路模拟程序SPICE中的应用

通过在SPICE通用电路模拟程序中引入一至三维的二次B样条函数,使该程序在保持原有器件解析模型的同时,又增加了新的器件插值模型,从而扩大了SPICE程序的器件模拟功能,提高了SPICE程序的电路模拟精度.采用这种改进的SPICE程序对隧道二极管振荡电路和 3μm E/E NMOS电路的特性模拟结果显示了这种新器件模型的上述优越性.     

一个适用于模拟电路的深亚微米SOIMOSFET器件模型

从数值解源端和饱和点的表面电势出发 ,考虑模拟电路对 SOI MOSFET模型的一些基本要求如电荷守恒、器件源漏本征对称、各个工作区间连续并且高阶可导以及全耗尽和部分耗尽两种工作模式的转变 ,构建了一个能够满足这些要求的精确的器件模型 .同时包含了深亚微米 SOI MOSFET的一些二级效应如漏极诱生势垒降低效应 (DIBL )、速度饱和效应、自热效应等 .这个模型的参数相对较少并且精确连续 ,能够满足在模拟电路设计分析中的应用要求     

器件与电路参数对SET波形影响仿真研究

利用Sentaurus TCAD仿真软件,建立并校准了MOSFET仿真模型。分析了NMOS器件在重离子轰击下产生的SET波形。结果表明,轰击位置在漏极且入射角呈120°时,器件具有最大的峰值电流。通过建立MIX、TCAD、SPICE三种反相器模型并施加重离子轰击,研究了不同模拟方式下电路响应对SET波形的影响,指出了采用双指数电流源在SPICE电路中模拟的不准确性。采用MIX模型探究了器件结构及电路环境对SET波形的影响。结果表明,LET能量、栅极长度、轨电压和负载电容都会对SET波形脉宽及平台电流大小产生显著影响,说明了建立SET模拟波形时须综合考虑这些因素。     

RTD基高速多值量化器的设计

建立的RTD SPICE模型,与实际制作的GaAs基RTD器件进行了拟合验证.对四值量化器电路的工作原理进行了解释说明,通过器件参数的提取,对电路进行了模拟仿真,确定了电路相关参数.通过公式计算得出的电路阈值电压与模拟结果一致.最后对电路最大的工作频率进行了分析.     

基于Pspice的RTD等效模型及其应用电路研究

简要介绍了RTD(共振隧穿二极管)的微分负阻特性及其等效电路,通过对实际AlAs/InxGa1-xAs/GaAs双势垒共振隧穿结构I-V曲线拟合,得出RTD的Pspice等效电路模型参数。采用Pspice软件建立了RTD的等效电路模型,并对其微分负阻特性进行了仿真,仿真结果与测试结果基本吻合。利用所建立的模型,对RTD的基本应用电路:反相器、非门、与非门和或非门进行了仿真模拟。结果表明,该类电路能够正确实现其逻辑功能。最后,对基于RTD的振荡电路进行了仿真,仿真频率与实际测试频率处于同一数量级。由于实测电路寄生参数如串联电阻、电容等的影响,仿真结果与测试结果稍有出入。     

器件模拟对AlGaAs/GaAs RTD的特性分析(英文)

使用SILVACO公司的器件模拟软件ATLAS对AlGaAs/GaAs共振隧穿二极管(RTD)进行了器件模拟,得到了不同结构的RTD的I-V特性曲线。对量子阱宽度、掺杂浓度、势垒宽度和高度对RTD的I-V特性的影响进行了详细的分析。     

肖特基栅共振隧穿三极管(SGRTT)的器件模拟

使用Atlas软件模拟了肖特基栅共振隧穿三极管。通过改变发射极长度、栅极金属和上层AlAs势垒的距离以及靠近AlAs势垒的GaAs层浓度,得到器件耗尽区边界以及所对应的I-V特性,由此分析和解释了器件结构参数对器件特性的影响,最后对器件在电路中的应用予以说明。     

基于共振隧穿二极管的阈值逻辑单元电路设计

共振隧穿二极管作为较为成熟的纳米电子器件,已被广泛应用于高速低功耗电路。由于其具有负内阻特性,单一门电路的功能大大增加,减少了电路的复杂度。在阈值逻辑函数的硬件实现方面,共振隧穿器件也体现出显著的优势。结合谱技术,基于共振隧穿二极管,设计了可实现任意三变量阈值逻辑函数的阈值逻辑单元电路。该电路还可作为阈值逻辑网络中的基本单元,实现复杂的逻辑功能。通过HSPICE软件,仿真验证了所设计电路的正确性。     

RTD/2-D MESFET logic element for compact, ultra-low-powerelectronics

We describe compact and highly functional logic elements utilizing a two-dimensional (2-D) MESFET with a resonant tunneling diode load. The 2-D MESFET uses two lateral Schottky gate contacts to modulate the width of the 2-D electron gas layer. The novel contact geometry results in reduced gate capacitance, ultra-low-power performance, and the elimination of the Narrow Channel Effect (NCE) compared to conventional HFETs or MESFETs. The advantage of using an RTD as the load device is the reduction of the static power consumption at the logical high input level. We demonstrate low-power RTD/2-D MESFET inverter operation as well as compact NAND and NOR gates using a single RTD/2-D MESFET pair. We also present optimized inverter elements and estimate from SPICE simulations the power-delay products of RTD/2-D MESFET ring oscillators. Compared to recently reported values for CMOS on SOI, the RTD/2-D MESFET technology is expected to exhibit one order of magnitude less active power dissipation and a factor of 3 lower power-delay product     

SOI结构P型SiGe沟道混合模式晶体管器件模型研究

在带有应变SiGe沟道的SOIMOSFET结构中 ,把栅和衬底相连构成了新型的混合模式晶体管 (SiGeSOIBMHMT) .在SIVACO软件的器件数值模拟基础上 ,对这种结构的P型沟道管工作过程作了分析 ,并建立了数学模型 .提出在低电压 (小于 0 7V)下 ,衬底电极的作用可近似等效成栅 ,然后依据电荷增量 (非平衡过剩载流子 )的方法 ,推导出该结构的I V特性方程 .该方程的计算结果与器件模拟结果相一致.     

Analysis of BiCMOS buffer for input voltages with finite rise time

A BiCMOS digital logic gate is analyzed for input voltages with a finite rise or fall time. A new gate delay model to account for the input slope is developed. A set of accurate yet simple closed-form delay expressions are derived for the first time in terms of the input signal slew rate as well as circuit and device parameters. SPICE simulations are used to verify the accuracy of the analytical delay model. The BiCMOS circuit is characterized in terms of the input slew rate, the fan-in, fan-out, and the circuit delay constants. The model can be incorporated in timing simulators and timing analyzers for BiCMOS ULSI circuit design