VHDL高级综合中的多目标工艺映射方法

从国内情况看，高级综合系统的目标，即后端ＣＡＤ版图工具可分为两大类，一类只能接收门级网表；而另一类其单元库较为完备，往往能接收较大颗粒度的宏单元。针对这种情况，本文研究高级综合结果与后端工艺的衔接问题。提出多目标多层次工艺映射（ＭＬＴＭＭＴ）策略。旨在与多种工艺衔接，解决实现该策略的有关问题。（１）给出多目标工艺映射方法的形式化描述；（２）给出在多个层次上的多目标工艺映射方法；（３）分析研究多种库     

基于知识(规则)的高层次工艺映射方法

该文研究高级综合结果与后端工艺的衔接问题。提出一种基于知识的高层次工艺映射方法。深入研究其中知识表示、知识运用和知识获取等各个重要环节。包括:(1)提出一种表达电路结构知识的扩充产生式表示;(2)提出基于超高速硬件描述语言(VHDL)的工艺映射知识获取方法;(3)给出知识运用的求解控制策略和算法;(4)提出一种能查出冗余性和矛盾性的半自动知识库维护方法;(5)提出将算法嵌入知识系统,降低知识库复杂度的实用化方法。所实现的系统已完成与三种工艺衔接,验证了本文工作。     

VHDL高级综合与底层物理设计的衔接

本文以ＦＰＧＡ为目标讨论了高级综合与底层物理设计的衔接问题，所构成的系统可实现从ＶＨＤＬ行为描述到ＦＰＧＡ芯片的自动设计。文中首先分析了实现这种衔接所面临的问题，然后阐明实现的方法并给出若干实例的运行结果。     

基于图聚集算法的寄存器传输级ALU工艺映射算法

给出了寄存器传输级工艺映射(RTLM)算法,该方法支持使用高层次综合和设计再利用的现代VLSI设计方法学,允许复杂的RT级组件,尤其是算术逻辑单元(ALU)在设计中重用.首先提出了ALU的工艺映射问题,给出了源组件和目标组件以及标准组件的定义,在此基础上通过表格的方式给出映射规则的描述.映射算法套用一定的映射规则用目标ALU组件来实现源ALU组件.采用一种基于分支估界法的图聚集算法,用该算法不仅可以产生面积最优的,而且还可以产生延时最优的设计.针对不同库的实验结果证明该算法对于规则结构的数据通路特别有效.     

基于图聚集算法的寄存器传输级ALU工艺映射算法

给出了寄存器传输级工艺映射(RTLM)算法,该方法支持使用高层次综合和设计再利用的现代VLSI设计方法学,允许复杂的RT级组件,尤其是算术逻辑单元(ALU)在设计中重用.首先提出了ALU的工艺映射问题,给出了源组件和目标组件以及标准组件的定义,在此基础上通过表格的方式给出映射规则的描述.映射算法套用一定的映射规则用目标ALU组件来实现源ALU组件.采用一种基于分支估界法的图聚集算法,用该算法不仅可以产生面积最优的,而且还可以产生延时最优的设计.针对不同库的实验结果证明该算法对于规则结构的数据通路特别有效.     

RTL综合中FPGA片上RAM工艺映射

RAM（Random-Access-Memory,随机存储器）是FPGA（Field Programmable Gate Arrays）片上最重要的宏单元之一,RTL（Register-Transfer-Level）综合对FPGA开发中RAM的有效利用起至关重要作用.本文针对RTL综合中RAM源描述和目标结构多样化带来的技术难题,提出了一种RAM工艺映射方法,即建立工艺无关的RAM统一模型,在模型基础上通过建模、模式匹配、造价计算、绑定四步实现.该方法应用于RTL综合,可以将多种RAM源描述有效地映射到最佳类型和数量的FPGA片上RAM资源.实验数据表明采用该方法实现的RAM工艺映射效果和主流FPGA综合工具--Synplify和XST相当,该模块已经集成在自主开发的RTL综合工具--Hqsyn中并实现商用.     

动态计算逻辑电路的延时

本文以电容线性延时模型为基础，通过分析逻辑电路在综合及布图阶段的延时计算方式，提出了一种在工艺映射与布局合算法中动态估计电路延时的方法，并给出实验结果。     

适用于数据通路的可编程逻辑器件FDP100K软件系统

本软件系统是适用于第一款国产可编程逻辑器件FDP100K(FDP:FPGA for Data-Path)的实用软件开发系统.该软件系统中的各模块针对FDP100K硬件结构提出新的实现算法,尤其是后端的工艺映射和布局布线两个模块.经过完整软硬件协同测试表明:该软件系统各模块功能正确,与总控模块接口正确,与硬件对应接口正确,能高效正确地实现数据通路领域电路和其他类型电路的功能.     

通过单站转发实现诱导的GPS干扰系统

全球定位系统(GPS)诱导系统是通过对转发器的时延控制,实现定位区域上的映射关系,使得GPS制导的武器错误定位,从而偏离原有的目标,实现对重要目标的保护.文中在给出系统实现原理的基础上,提出了单站转发区域映射的系统模型,分析了区域映射解的存在性.当转发站位于以所转发的4颗卫星为焦点、两两形成的单曲面的交点上时,系统可实现区域映射诱导.     

RT级综合中存储器工艺映射算法的研究

提出了一种寄存器传输级存储器工艺映射（RTLM）算法,该方法用目标存储模块来综合一个源存储器,它支持使用高层次综合和设计再利用的现代VLSI设计方法学。存储器的映射被定义为三个子问题,即端口映射、字长映射和字数映射。最后,把这三个子问题综合起来形成完整的算法。实验结果表明,RTLM在高层次综合中对存储器设计的再利用是一种有效的方法。     

A resonant half bridge driver with novel common mode rejection technique implemented in 1.0 μm high voltage (650 V) DIMOS process

In this paper, a half bridge convert driver IC with novel common mode rejection technique is designed and implemented in 1.0 μm high voltage (650 V) Dielectric Isolation MOS (DIMOS) process. The Designed IC is suitable for medium power (under 500 W) applications such as consumer electronics. Half bridge converter driver IC with a novel common mode rejection technique, which is composed of noise filter and set inhibitor, shows high dv/dt noise immunity up to 66.67 V/ns. Spectre simulation was performed to verify the electrical characteristics of the designed IC.     

面向分模块寄存器传输级结构的高层次综合方法

随着集成电路工艺技术的发展，连线延时将逐渐主导系统的性能，传统的高层次综合方法已经不能满足设计的需要。文章讨论了寄存器传输级结构对综合方法的影响，并提出使用分模块的寄存器传输级结构作为高层次综合的目标结构。针对新的结构，概括了设计流程，设计了核心算法。实验数据表明，与传统的方法相比，该方法可以有效地改善系统的性能。     

Method of high-level technology mapping based on knowledge(rule)

This paper studies the linkage problem between the result of high-level synthesis and back-end technology, presents a method of high-level technology mapping based on knowledge, and studies deeply all of its important links such as knowledge representation, knowledge utility and knowledge acquisition. It includes: (1) present a kind of expanded production about knowledge of circuit structure; (2) present a VHDL-based method to acquire knowledge of technology mapping; (3) provide solution control strategy and algorithm of knowledge utility; (4) present a half-automatic maintenance method, which can find redundance and contradiction of knowledge base; (5) present a practical method to embed the algorithm into knowledge system to decrease complexity of knowledge base. A system has been developed and linked with three kinds of technologies, so verified the work of this paper.     

一种硅光电接收处理集成电路的技术研究

介绍了一种在硅衬底上集成光电二极管探测器和双极接收放大处理电路的单芯片光电集成电路OEIC。从理论上阐述了光电器件实现的原理;为实现光电探测二极管与单片双极集成电路的兼容,设计了光电探测器的专用结构,并研制了光电探测器的专用模型。对接收处理电路进行了模拟仿真和优化设计。建立了与双极工艺兼容的制作光电二极管探测器的专用工艺;采用该工艺,对光电器件进行了版图设计、工艺制作和测试研究,给出了初步试验的方法和结果。     

Circuit level interconnect reliability study using 3D circuit model

Integrated circuit (IC) reliability is gaining increasing concerns in IC technology with decreasing device size, and the impact of interconnect failure mechanisms on IC failure rate increases significantly with decreasing interconnect dimension and increasing number of interconnect levels. In this work, we attempt a first step in the study of interconnect electromigration reliability in integrated circuit using a complete 3D circuit model. 3D circuit model is necessary because all integrated circuits are 3D in their actual physical implementation, and 3D model is essential for the study of today interconnect reliability. As temperature and stress distributions in the interconnect are crucial to its reliability, we demonstrate our method through the computation of their distributions in a simple inverter circuit under typical normal operating condition, and the locations of the electromigration weak spots in the interconnect system are identified.     

高压RESURF LDMOSFET的实现

利用ＲＥＳＵＲＦ技术，使用常规低压集成电路工艺，实现了适用于ＨＶＩＣ、耐压达１０００Ｖ的ＬＤＭＯＳＦＥＴ。本文介绍了该高压ＬＥＭＯＳＦＥＴ的设计方法、器件结构、制造工艺测试结果，此外，本文还从实验和分析的角度探讨了覆盖在漂移区上面的金属栅－金属栅场板长度ＬＦ对ＲＥＳＵＲＦ器件耐压的影响。     

用于HDI的新型感光抗蚀材料与图形转移技术

随着高密度互连(HDI)技术的发展,IC封装密度的提高,高解析度(分辨率)、均一性良好的超薄感光抗蚀膜成为必然需求,文中介绍了电沉积技术(ED)成膜的方法、原理以及相应的图形转移技术,并与传统干膜、旋涂成膜工艺进行对比,结果表明ED膜具有良好的粘附力、很高解析度以及精确的图形精度。     

基于QFP技术的高频集成电路封装设计

通过对标准QFP引线框架的改造,实现了一种高频集成电路芯片的封装设计。介绍了利用电磁场仿真软件进行封装的3D建模,并提取封装结构的模型参数,进行信号完整性分析的方法。实例验证表明,此方法以较低的封装成本,较好地减少了长键合线及框架引脚对高频信号的影响,在现有的封装技术基础上提供了实现高频/高速集成电路封装的新思路。