基于NPA-X的POS接口板数据转发模块的实现

针对目前网络介质信息传输能力的迅猛增长和网络业务复杂多样化的形势,对基于NPA-X的POS接口板数据转发模块的实现及其性能进行了简要介绍。网络处理器NPA-X具有多引擎多线程结构,可进行高并行性处理,另外可通过微码进行编程,具有高灵活性,因此具有非常广泛的用途。本文首先介绍了网络处理器、NPA-X及其特点,其次介绍了POS接口板组成和基于NPA-X的数据转发模块,最后分析了此转发模块的性能。     

基于网络处理器防火墙的设计与实现

本文介绍了一种基于IXP2400网络处理器的防火墙设计方案。首先介绍了基于IXP2400网络处理器防火墙的工作原理;然后提出一种三层转发的安全转发模式防火墙的体系结构设计和具体的实现方案,设计中,引进多级处理设备和多线程的实现技术,保证整个系统的稳定性、各实现层次的独立性和安全性。     

基于NPA-X的POS接口板数据转发模块的实现

针对目前网络介质信息传输能力的迅猛增长和网络业务复杂多样化的形势,对基于NPA-X的POS接口板数据转发模块的实现及其性能进行了简要介绍。网络处理器NPA-X具有多引擎多线程结构,可进行高并行性处理,另外可通过微码进行编程,具有高灵活性,因此具有非常广泛的用途。本文首先介绍了网络处理器、NPA-X及其特点,其次介绍了POS接口板组成和基于NPA-X的数据转发模块,最后分析了此转发模块的性能。     

基于NPA-X的POS接口板数据转发模块的实现

针对目前网络介质信息传输能力的迅猛增长和网络业务复杂多样化的形势,对基于NPA-X的POS接口板数据转发模块的实现及其性能进行了简要介绍。网络处理器NPA-X具有多引擎多线程结构,可进行高并行性处理,另外可通过微码进行编程,具有高灵活性,因此具有非常广泛的用途。本文首先介绍了网络处理器、NPA-X及其特点,其次介绍了POS接口板组成和基于NPA-X的数据转发模块,最后分析了此转发模块的性能。     

基于网络处理器的路由交换方案

网络处理器是新一代网络设备的核心器件，基于网络处理器的路由器交换机开发是一个热点。由于ASIC和通用CPU各自的局限无法满足日益增长的网络流量和业务的需求，从而出现了网络处理器，网络处理器一般是由通用处理器作为控制CPU，多个转发引擎并行处理分组以隐藏访问I／O设备的延时，并通过协处理器来加速路由查找、CRC计算等功能。通过分析网络处理器的体系结构并依据当前网络处理器发展的实际情况提出了几种基于网络处理器设计的路由交换系统方案，并分析了各种方案的特点及应用场合。     

基于网络处理器的路由交换方案

网络处理器是新一代网络设备的核心器件,基于网络处理器的路由器交换机开发是一个热点.由于ASIC和通用CPU各自的局限无法满足日益增长的网络流量和业务的需求,从而出现了网络处理器,网络处理器一般是由通用处理器作为控制CPU,多个转发引擎并行处理分组以隐藏访问I/O设备的延时,并通过协处理器来加速路由查找、CRC计算等功能.通过分析网络处理器的体系结构并依据当前网络处理器发展的实际情况提出了几种基于网络处理器设计的路由交换系统方案,并分析了各种方案的特点及应用场合.     

基于网络处理器的MPLS路由器数据转发设计

MPLS是一种2、3层集成数据传输技术,它将网络的第二层交换和第三层路由结合起来,对IP网络的数据包转发、流量控制、QoS支持等几个方面进行了重要扩展。网络处理器是一种可编程的设备,它被经过专门设计和高度优化来完成各种网络功能,在高性能、灵活性和价格等几个目标之间进行了良好的折衷。本文提出了一种基于IXP2400网络处理器的MPLS数据转发设计方案。     

基于网络处理器的IP-DSLAM设计

利用网络处理器的高速处理能力和完全的可编程特性,本文提出了基于IXP2350的IP-DSLAM设计方案,实现对网络数据包的快速处理和转发.从硬件和软件上对系统进行了分析,对于数据面功能模块的具体处理过程进行了详细的研究和设计.通过仿真测试验证了系统设计的可行性.     

基于网络处理器的高速网络测试设备设计

论文介绍了网络处理器结构及其技术特点,在深入探讨网络测试技术的基础上,提出了用网络处理器实现网络测试设备的思想和可行性设计方案,给出了一个基于IXP1200网络处理器的网络测试设备的设计实例.     

基于网络处理器的高速网络测试设备设计

论文介绍了网络处理器结构及其技术特点,在深入探讨网络测试技术的基础上,提出了用网络处理器实现网络测试设备的思想和可行性设计方案,给出了一个基于IXP1200网络处理器的网络测试设备的设计实例。     

下一代网络处理器及应用综述

网络处理器作为能够完成路由查找、高速分组处理以及QoS保障等主流业务的网络设备核心计算芯片,可以结合自身可编程性完成多样化分组处理需求,适配不同网络应用场景.面向超高带宽及智能化终端带来的网络环境转变,高性能可演进的下一代网络处理器设计是网络通信领域的热点问题,受到学者们的广泛关注.融合不同芯片架构优势、高速服务特定业...     

基于排队模型的网络处理器设计验证

基干流量模型的测试在芯片设计尤其是网络处理器的设计验证中得到广泛应用.传统的芯片设计验证强调功能验证上的完备性,但网络处理器芯片对数据包的处理性能有苛刻要求.该文采用M/M/I排队模型评估网络处理器芯片数据包处理能力.仿真结果表明,该验证可在设计早期评估出网络处理器的设计性能,提高网络处理器的设计质量.     

基于IXP1200网络处理器的VxWorks产品映象设计

VxWorks产品映象设计是设备研发的关键环节。IXP1200网络处理器是面向网络分组处理的处理器。与常规的基于单CPU内核的VxWorks产品映象相比,网络处理器给产品印象设计带来新的挑战：如何支持基于多内核结构的网络处理器;如何充分利用网络处理器软件在线编程能力,支持软件升级。本文针对基于IXP1200网络处理器和VxWorks操作系统的产品映象设计,分析其中技术要点,提出两种设计方案：常规设计、支持软件升级设计,并在实践中得到验证。     

网络处理器中处理单元的设计与实现

随着网络带宽的飞速增长和各种新的网络应用不断涌现，原有的基于通用处理器和ASIC的互联网架构已经不能满足新的需求。兼具强大处理能力和灵活可编程配置能力的网络处理器逐渐得到广泛的应用。高性能的网络处理器通常采用多个并发的处理单元进行数据平面的快速处理，这些处理单元在网络处理器中居于核心的地位。该文讨论了网络处理器中处理单元设计需要考虑的因素，设计了一种较为灵活有效的处理单元架构，并进行了FPGA原型验证，证实了该结构的可行性。     

Performance models for network processor design

To provide a variety of new and advanced communications services, computer networks are required to perform increasingly complex packet processing. This processing typically takes place on network routers and their associated components. An increasingly central component in router design is a chip-multiprocessor (CMP) referred to as "network processor" or NP. In addition to multiple processors, NPs have multiple forms of on-chip memory, various network and off-chip memory interfaces, and other specialized logic components such as CAMs (content addressable memories). The design space for NPs (e.g., number of processors, caches, cache sizes, etc.) is large due to the diverse workload, application requirements, and system characteristics. System design constraints relate to the maximum chip area and the power consumption that are permissible while achieving defined line rates and executing required packet functions. In this paper, an analytic performance model that captures the processing performance, chip area, and power consumption for a prototypical NP is developed and used to provide quantitative insights into system design trade offs. The model, parameterized with a networking application benchmark, provides the basis for the design of a scalable, high-performance network processor and presents insights into how best to configure the numerous design elements associated with NPs.     

网络通信处理器在路由器中的应用

网络通信处理器是为提高报文处理效率而出现的专用处理器。该文描述了网络处理器的基本体系结构，并以Motorola通信处理器MPC860为例阐述了路由器的实现方法。     

基于网络通讯处理器的路由器设计

网络通讯处理器是为提高报文处理效率而出现的专用处理器,本文描述了网络处理器的基本体系结构,并以Motorola通讯处理器MPC860为例阐述了路由器的实现方法。     

网络处理器中传递包编辑命令的一种新方法

在多进程工作方式下，针对网络处理器中传递包编辑命令所采用的串行处理方式存在着传输效率低下的严重缺陷。本文提出了一种新型的快速并行传递命令的硬件实现方案。这种机制使得在网络处理器的包编辑器和包编辑命令发生器之间传递包编辑命令的效率得到了大幅度的提高。这对于实际网络处理器的设计有很重要的参考价值。     

网络处理器验证技术研究

网络处理器是面向网络应用领域的专用指令处理器,是面向数据分组处理的、具有特定电路的软件可编程器件.它将基于精简指令集处理器的低成本、高灵活性与专用网络处理芯片的高性能很好地结合在一起,可适应网络新协议和新应用.该文通过对网络处理器体系结构的分析,在设计过程中应用目前主流的验证技术,根据网络处理器的特点,在各阶段采取不同的验证策略,从而缩短验证周期.     

基于网络处理器实现千兆级多功能路由器

使用网络处理器来开发千兆多功能路由器能够在保证高带宽的前提下提供多样化的服务。在分析研究了Intel的网络处理器IXP2400的功能特点之后,给出了一种基于IXP2400实现千兆级多功能路由器的方案。实验证明,这种方案能够实现很高的报文处理能力。