基于FPGA实现快速矩阵求逆算法

Cholesky分解是一种矩阵运算方法。相比传统的矩阵求逆算法,它能够大大简化矩阵求逆的运算量,提高实时性。因此,介绍Cholesky分解原理及方法,并根据这一特性,在FPGA中实现基于Cholesky分解的快速矩阵求逆算法。FPGA具有流水线设计的特点,能够进一步提高接收抗干扰处理的实时性。用Matlab对FPGA实现的各种矩阵规模数据进行仿真,根据仿真结果和FPGA实际资源选取最优的FPGA实现方案。     

一种基于约化因子上三角矩阵求逆的FPGA实现方法

矩阵运算广泛应用于实时性要求的各类电路中，其中矩阵求逆运算最难以实现。基于现场可编程门阵列(FPGA)实现矩阵求逆能够充分发挥硬件的速度与并行性优势，加速求逆运算过程。基于改进的脉动阵列的计算架构，采用一种约化因子求逆的优化算法，将任意一个n×n阶上三角矩阵转换成对角线为1的上三角矩阵，使得除法运算与乘加运算分离开来，大大简化矩阵求逆运算过程。以一个4×4阶上三角矩阵求逆为例，在Xilinx ISE平台下，采用Virtex5 FPGA完成算法实现与功能验证，在14个周期内，使用了2个除法器，3个乘法器与4个加法器实现整个矩阵求逆运算。相比于经典的脉动阵列架构，仅占用近一半资源的同时，性能提升了26.43%；相比于集成更多处理单元(PE)的脉动阵列实现方式，在性能近乎不变的情况下，耗费的资源缩减到1/4，大幅度提升了资源利用率。     

双精度浮点矩阵运算处理器设计

设计的双精度浮点矩阵运算处理器,主要用于满足导航接收机中RTK与Kalman滤波带来的大量、快速矩阵运算需求,也可用于其他适于高精度运算的图像处理等领域。该协处理器支持3~128维矩阵乘法、矩阵分解与矩阵求逆运算,其中矩阵乘法支持AB、ABA^(τ)、A^(τ)BA等运算;矩阵分解支持正定矩阵的LDL分解;矩阵求逆支持基于LDL^(τ)分解的矩阵求逆运算与基于初等变换的矩阵求逆运算。     

一种基于Cholesky分解的快速矩阵求逆方法设计

接收机阵列天线抗干扰可采用直接矩阵求逆的方法实现,但在大维数下,矩阵求逆的用时过长。本文针对协方差矩阵的特殊性—正定赫米特矩阵,采用Cholesky分解求逆方法实现大维数矩阵的求逆,进而对Cholesky矩阵分解求逆进行了高效的流水设计,并在FPGA中进行实现,测试结果表明,该方法实现求逆计算用时极短,是一种高效的实现方法。     

基于LDL算法的大规模矩阵求逆加速器设计及其FPGA实现

矩阵求逆是工程计算中的基本问题，在大规模MIMO系统、阵列信号处理以及图像信号处理等应用中，大规模矩阵求逆的处理速度对系统性能至关重要，但传统矩阵求逆方法运算复杂度高、并行性低且消耗大量存储空间，不利于硬件加速。针对大规模矩阵求逆硬件加速问题，文中研究了基于LDL分解的矩阵求逆算法，并提出了一种基于该算法的大规模矩阵求逆加速架构。利用LDL分解后三角矩阵对角线元素全为1的特点，对矩阵进行分块迭代设计，减少了求逆运算的计算量，提高了计算速度。文中基于Xilinx Virtex7 FPGA设计实现了该加速器，实验结果表明，在128阶矩阵下，吞吐量达105.2 Inv·s^-1,最高时钟频率达200 MHz。与现有矩阵求逆加速方案相比，该设计占用的硬件资源更少，且具有更高的性能。     

矩阵求逆的FPGA实现

矩阵求逆广泛应用于数字通信领域,利用现场可编程门阵列（FPGA）实现能充分发挥硬件的速度优势,实现高速通信。目前,已有文献对上下三角矩阵求逆的硬件算法进行阐述,而对任意满秩矩阵求逆的硬件算法尚未深入的研究。提出了基于下上三角矩阵分解（LU分解）对任意满秩矩阵求逆的理论算法及超高速集成电路硬件描述语言（VHDL）硬件描述,并分别用软件仿真和硬件仿真进行验证。通过对比,硬件设计仿真的结果与预期结果吻合。     

LTE-A系统中下行MIMO检测的设计与实现

基于对MIMO-OFDM系统中信号检测算法的研究,设计了一种适用于LTE-A下行物理层接收机的MIMO检测方案。采用了一种基于子载波顺序检测的思想,针对发射分集和空间复用等传输场景下选取了复杂度较低且性能良好的MMSE检测算法,并给出MMSE检测器的FPGA设计方案。对于矩阵求逆模块,通过cholesky分解简化为下三角矩阵求逆问题并通过脉动阵列实现。最后以XC7Z045为硬件平台,通过仿真验证了该方案的准确性及可行性,该方案现已成功应用到LTE-A空口检测仪表项目中。     

FPGA实现基于施密特正交化的自适应算法

在自适应波束形成算法理论基础上,将修正施密特正交化算法运用在基于三角分解的样本矩阵求逆算法中,提出了基于修正施密特正交化算法的三角分解矩阵求逆算法,并给出了具体的可编程门阵列硬件实现结构。该硬件结构的实现采用了坐标旋转数字计算机代替该算法中的除法运算,有效地节约了硬件资源消耗和结构时延。通过硬件仿真对计算结果进行分析研究,实验证明该硬件结构不仅有良好的数值稳定性,能对干扰有效抑制,且硬件资源消耗少,高度模块化。     

基于可重构计算系统的矩阵三角化分解硬件并行结构研究

可重构计算系统成为加速计算密集型应用的重要选择之一.在众多受到关注的计算密集型问题中,矩阵三角化分解作为典型的基础类应用始终处于研究的核心地位,在求解线性方程组、求矩阵特征值等科学与工程问题中有重要的研究价值.本文面向矩阵三角化分解中共有的三角化计算过程,通过分析该过程的线性计算规律,提出一种适于硬件并行实现的子矩阵更新同一化算法及矩阵三角化计算FPGA (Field Programmable Gate Array)并行结构.针对LU矩阵三角化分解在并行结构模板上的高性能实现及优化方法开展了研究.理论分析表明,该算法针对矩阵三角化计算过程具有更高的数据并行性与流水并行性;实验结果表明,与通用处理器的软件实现相比,根据该算法实现的矩阵三角化分解FPGA并行结果在关键计算性能上可以取得10倍以上的加速比.     

基于QR分解算法的任意阶复矩阵求逆的DSP实现

常用的矩阵求逆方法不易于工程实现,计算软件也无法装备到电子系统中去,文中采用QR分解算法实现了基于ADSP TS201S DSP汇编语言的矩阵求逆。该方法克服了高阶矩阵不易求逆,且效率不高的缺点,实现了任意阶复矩阵的快速求逆运算。仿真结果表明,对于16阶的复数矩阵,该工程方法的计算效率能达到μs级,计算精度能达到10^-4量级。     

TD—SCDMA系统联合检测矩阵求逆算法的研究与比较

多用户联合检测（JD）技术作为TD-SCDMA系统的关键技术之一,具有优良的抗多址干扰（MAI）和抗远近效应性能。文章在建立上行链路传播模型的基础上,以目前应用最广泛的迫零线性块均衡算法为例,对算法中最核心的矩阵求逆部分进行了深入的研究,对Cholesky分解算法和块FFT分解算法进行了理论分析和计算机仿真。仿真结果表明,块FFT分解算法较Cholesky分解算法检测性能为差,但复杂度有效降低。     

TURBO EQUALIZATION WITH JOINTLY GAUSSIAN EQUALIZER

A Jointly Gaussian (JG) equalizer is derived for turbo equalization based on an augmented real matrix representation of channel model and a Gaussian approximation of the received symbol sequence. Using matrix inversion lemma and Cholesky decomposition, a lowcomplexity implementation of JG equalizer is also presented. The simulation results and complexity comparison confirm that turbo equalization with JG equalizer has a better performance and a lower complexity than the existing turbo equalization with linear minimum mean squared error equalizer.     

一种基于DSP实现的改进Cholesky分解方法

论文先对R矩阵采用一种新颖的Cholesky分解方法,再根据定点DSP的特点对其递归公式进行相应的改进,然后与传统的Cholesky分解方法相比较。仿真表明,改进的Cholesky分解方法具有良好的数据精度和可行性。     

拟蒙特卡罗-高斯粒子滤波算法研究及其硬件实现

该文针对粒子滤波计算量大,难以在工程中应用的问题,用拟蒙特卡罗采样(QMC)代替蒙特卡罗采样(MC),减少了运算量。分析并给出了拟蒙特卡罗-高斯粒子滤波(QMC-GPF)算法的并行结构。在该并行结构的基础上,研究了基于FPGA的QMC-GPF的设计与实现。在实现过程中选取2作基数来产生Faure序列,将乘法运算、求模运算简化为便于在FPGA中实现的按位异或运算;采用查找表实现指数函数等复杂函数的计算,充分利用了FPGA中大量的Block RAM资源;给出了Cholesky分解矩阵各元素的并行计算结构。以红外图像弱小目标跟踪实验为例,验证了本设计的有效性和实时性。     

四阵元GNSS抗干扰天线的设计与实现

提出了一种GNSS自适应实时抗干扰天线的设计实现方案。该方案基于Cholesky分解计算最小功率算法的最优权系数,提高了抗干扰处理的实时性,并且中频调零的算法实现简化了数字上下变频模块设计,在数字基带处理中仅采用一片FPGA可以进行所有运算。实际场地测试结果验证了该方案设计天线的抗干扰能力。     

A derivation of the Gohberg-Semencul relation [signal analysis]

A simple proof of the Gohberg-Semencul decomposition of the inverse of the correlation matrix of an autoregressive (AR) process is given. The proof is based on the Cholesky decomposition and the centrosymmetric property of symmetric Toeplitz matrices. The Gohberg-Semencul relation is derived in a simple way by doubling the size, but not the order, of the AR process