基于FPGA的16QAM调制器设计与实现

简要介绍了星型16QAM调制原理,重点介绍了如何用大规模可编程逻辑器件FPGA实现16QAM数字调制系统的设计方法.该系统在QUARTUS Ⅱ环境下,利用Verilog HDL语言CYCLONE系列可编程芯片EP1C6Q240C8来实现整个设计,并在PCB板上进行了各功能验证.     

RoFSO系统QAM调制解调仿真及其性能分析

由于自由空间光通信（FSO）具有速率高、功耗低、机动性强等特点,利用自由空间光信道传输射频信号（Radio Over FSO）,将其与正交幅度调制（QAM）相结合,可以使二者互相补充,发挥各自的优势。本文论述了自由空间光通信中正交幅度调制（QAM）的原理和特性,并进行了QAM调制和解调的matlab仿真。通过对得到的仿真结果进行比较和分析,研究了QAM信号的解调性能,分析计算了QAM信号相干解调的误比特率（BER）、误码率（SER）和信道容量。为Radio Over FSO系统的实现奠定了理论基础。     

基于FPGA的全数字64QAM调制解调器设计

针对QAM调制解调技术在有线电视领域的广泛应用,提出了一种基于FPGA的全数字64QAM调制解调方案,采用VHDL等硬件描述语言进行模块设计,给出各模块时序仿真图,并对系统中涉及到的定时同步问题进行阐述,最终正确实现64QAM全数字调制解调.     

QAM调制与解调的全数字实现

论述了适用于数字微波系统的全数字正交幅度调制解调方式，并根据星座图的形状指出了16QAM。64QAM(星座图为矩形)与32QAM，128QAM(星座图为十字形)在调制与解调方法上的区别，最后用ADS(Advanced Design System)对16QAM，32QAM，64QAM，128QAM全数字调制与解调过程进行仿真，并给出了64QAM在加性高斯白噪声条件下的误码率。实验证明，全数字正交幅度调制解调易于实现，且性能良好。     

一种新的非2的整数幂阶的QAM调制设计

 本文提出了一种新的具有普遍适用性的调制阶数非2的整数幂的正交幅度调制(Quadrature Amplitude Modulation,QAM)设计方法,通过建立特定个连续星座点与特定长度比特序列的映射关系,实现了码速率分辨率更高的QAM调制解调,丰富了自适应调制中QAM的选择,缩小待选QAM调制的性能间隔.本文以28QAM为例说明其设计方法.     

QAM调制解调系统中载波恢复算法的研究

本文首先介绍了QAM调制解调系统的基本原理框图，就解调中载波恢复的几种实现算法进行了讨论，软件仿真实现了4QAM（QPSK）的整个调制解调系统，并重点就载波恢复的几种算法进行了仿真比较，得出了相关结论。     

1024QAM调制解调系统的FPGA实现

在MQAM调制解调原理的基础上重点介绍了如何利用DSP Builder实现1024QAM调制解调系统模型以及对模型进行算法级仿真和生成VHDL代码,以及与第三方软件结合生成的VHDL代码如何下载到FPGA器件中进行验证.     

基于SystemView的16QAM调制解调系统的设计与仿真

正交幅度调制QAM（Quadrature Amplitude Modulation）以其高频谱利用率、高功率谱密度等优势，成为宽带无线接入和无线视频通信的重要技术方案。丈中介绍了QAM调制解调原理，提出了一种基于SystemView的16QAM系统调制解调方案，对16QAM系统的星座图和误码率进行了仿真。仿真结果证明该系统设计方案简易可行，对于QAM相关产品研发和QAM深入理论研究以及电子教学都具有一定的理论和实践指导意义。     

一种高阶QAM解调系统的硬件平台

为了满足多媒体和计算机通信的需要，以欧洲DVB—C为标准，对正交幅度调制（Quadrature Amplitude Modulation，QAM）信号基本解调原理进行了讨论。重点介绍了一种高阶QAM的硬件解调平台，该系统提高了宽带利用率，可针对不同速率、不同阶数的QAM符号，以专用芯片为基本功能单元，完成时域恢复和载波同步，达到符号收敛，实现各种QAM数字信号的解调。     

基于CycloneⅢ的CCK调制、解调全新电路研究与实现

研究了用于IEEE802.11b无线局域网中的一种高效调制方式--CCK调制方式,提出一种全新的、用FPGA实现的CCK调制、解调方法,这种全新的方法简化了计算过程,减少了计算工作量.运用Verilog HDL语言在最新的Cy-cloneⅢ器件(EP3C25F324C8NES)上完成了最新电路的实现.该方案用FPGA可实现节省硬件资源,提高CCK调制、解调的速度,实现CCK调制、解调的全数字化SOPC设计.     

针对QAM信号的解调系统设计

针对QAM的星座特点，结合对一些较为成熟的芯片以及QAM解调系统的分析，提出了—些设计QAM解调系统时应注意的问题以及—些先进的设计方案。     

QAM信号解调方案原理及实现

介绍数字有线电视传输系统中QAM解调系统的原理及设计方案.软件设计提供了解调芯片的软件控制流程;硬件设计提供了采用芯片或一体化数字高频头实现QAM解调系统的几种解决方案.     

用于手机电视终端的QAM解调器设计

对QAM解调技术进行了介绍,设计了一种新的QAM解调器,支持16QAM解调和64QAM解调,可应用于手机电视终端,硬件实现简单,节省了系统总体成本.     

全数字16QAM解调器设计与实现

正交移幅键控技术作为一种高效的传输方式得到了广泛的应用,AGC环、定时环、载波环和正交判决反馈均衡器是16QAM解调器实现的关键环节,对它们的原理进行了详细论述,并从硬件的角度对各个环节的实现进行了说明,运用MATLAB软件对各个环节进行了定点仿真,使用Verilog语言完成整个解调器的软件设计。不仅对用于硬件实现的FPGA芯片做了介绍,而且通过判断解调后的眼图表明解调效果较好。     

155Mbps毫米波QAM解调器设计

 针对数字毫米波通信设计了一个155Mbps QAM解调器.为比较大容量毫米波通信中峰均比、解调门限和带宽对系统性能的影响,提出了一个新的参量——信号资源优化系数 ,根据4~1024 QAM的 值优选了QPSK、16QAM和64QAM作为调制方式.研究了AGC和载波泄露对解调性能的影响;根据小滚降系数奈奎斯特升余弦信号的数字预滤波原理,提出了一种零抖动定时误差检测方法;研究了PFD载波恢复算法在解调高阶QAM信号时出现的星座点捕获错误问题,提出了根据星座点功率自适应调整捕获门限的改进PFD算法.本设计已成功应用于一毫米波链路,算法工作稳定,在比特误码率为1E-8时,解调损失小于2dB.     

一种单芯片DVB-C解调器的VLSI实现

设计了一个单芯片实现的用于DVB-C的QAM解调器.片上集成有3.3V 10位精度的40MSPS模数转换器及FEC前向纠错解码器.该芯片支持4～256QAM多种模式,最高码率达80Mbps,具有宽的载波频偏捕获范围.采用改进的算法及VLSI实现结构,性能稳定,面积优化.采用SMIC 0.25μm 1P5M混合信号CMOS工艺制造,面积为3.5mm×3.5mm,最大功耗为447mW.     

基于异构信号处理平台的解调器组件化设计与实现

随着通信体制的日益发展,对应的解调算法也呈现多样化的形态。结合软件无线电技术的应用,研究高效、快捷的解调器开发方式显得越来越重要。文中利用软件无线电的思想和组件化方法,研究基于组件的数字解调器软件重构技术设计了解调器软件重构模型来解决重构的难题,并建立了解调器开发组件库。基于研制的组件库及解调器软件重构模型,以16QAM连续信号解调为目标,设计并基于新组件进行集成化开发,形成新的功能。通过测试,从误比特率对比验证重构的正确性及源代码复用率分析的角度证明,新方法的开发效率提高了71.63%。     

QPSK数字解调与FPGA的实现

软件无线电接收机,要求解调模式灵活可变,需设计一个基本的IQ正交解调模型,通过参数设置来改变解调模式。介绍一种四相相移键控（QPSK）的数字解调方案,以现场可编程门阵列（FPGA）来实现NCO、DDS、数字相乘、FIR滤波等关键算法。通过原理设计、Simulink系统仿真、VerilogHDL语言编程和FPGA实现,完成了QPSK数字解调器的电路设计,通过仿真并下载试验,得到了良好的解调质量。     

Implementation of OFDM modulation by using real arithmetic

A method of generating the OFDM signal by using the discrete Hartley transform has been presented. This method makes it possible to essentially simplify the modulation and demodulation processes in data transmission systems where data are formed from real data streams including bit streams. A distinctive feature of the proposed method of generating the OFDM signal implies the use of the Hartley transform with subsequent appropriate data stream manipulation making it possible to abandon the use of the QAM modulator and demodulator.     

A fully integrated low-power BPSK demodulator for implantable medical devices

During the past decades, research has progressed on the biomedical implantable electronic devices that require power and data communication through wireless inductive links. In this paper, we present a fully integrated binary phase-shift keying (BPSK) demodulator, which is based on a hard-limited COSTAS loop topology, dedicated to such implantable medical devices. The experimental results of the proposed demodulator show a data transmission rate of 1.12 Mbps, less than 0.7 mW consumption under a supply voltage of 1.8 V, and silicon area of 0.2 mm/sup 2/ in the Taiwan Semiconductor Manufacturing Company (TSMC) CMOS 0.18-/spl mu/m technology. The transmitter satisfies the requirement of applications relative to high forward-transferring data rate, such as cortical stimulation. Moreover, the employment of BPSK demodulation along with a passive modulation method allows full-duplex data communication between an external controller and the implantable device, which may improve the controllability and observability of the overall implanted system.