一种基于FPGA的神经网络的实现

本文介绍了一种用FPGA实现神经网络的方法。它利用FPGA器件的可重构计算特性，把BP算法分成三个执行阶段并顺序配置到FPGA中执行。这种方法有效地提高了FPGA硬件资源的利用率     

基于单片机的双FPGA数据加载

通过比较FPGA的几种常用加载方法,提出了一种基于单片机结合FLASH存储器的FPGA被动串行加载方法,并通过DS92LV1021和DS92LV1212传输的LVDS信号配置加载第二块FPGA,实现了STC89LE54单片机的双CycloneⅡ的数据加载。实践表明,用此方法实现双FPGA的数据加载成本低廉、简单易行、执行效率高、可靠性好,能在系统复位或上电时自动对两块FPGA加载配置,有效地解决了基于SRAM的FPGA器件掉电易失性问题。     

基于Nios-Ⅱ的μC/OS实时性改进

μC/OS的时钟节拍函数OSTimeTick()执行时间会因为任务数量的不同而不确定,提出一种改进方法,将该函数的关键功能用FPGA硬件实现,并做成Nios的自定义外设,利用FPGA的并行性确保时间中断时钟节拍服务程序执行时间确定而提高系统的实时性.     

基于FPGA的数字稳定校正单元的实现

为了实现对非相干雷达的接收相参处理,基于数字稳定校正(DSU)的原理,采用ALTERA公司的StratixⅡ系列芯片和VHDL编程语言,设计了一种基于FPGA的DSU硬件实现方法。实验结果表明基于FPGA的DSU方法可以提高程序的执行效率和系统的实时性,可实现非相参雷达的相参化功能。     

一种嵌入式DSP核的设计及FPGA验证

设计了一个4级流水线的16位定点DSP核.该DSP核支持151条指令,除了执行返回指令需要两个机器周期外,其他指令都在一个机器周期内完成.该DSP核用Altera公司的Cyclone EP1C12Q240C8 FPGA器件实现,可工作在18.6 MHz.基于Altera公司的FPGA集成开发环境QUARYUS II和FPGA开发板,对该DSP核进行了FPGA验证.结果表明,该DSP核能正确地执行各条指令,并能完成IMA ADPCM的编解码功能.     

基于FPGA的数字下变频的设计与实现

数字下变频是中频信号处理系统中常用的技术手段,可在保证信号不失真的情况下有效降低采集信号的速率,便于后级处理器执行FFT等信号处理算法。提出一种基于FPGA的数字下变频方法,使用FPGA实现数控振荡器,产生正交的正、余弦样本信号,将采样的数字信号做正交化处理;实现级联积分梳状滤波器,合理抽取采样信号,降低信号频率;最后通过半带滤波器和FIR低通滤波器对整个信道进行整形滤波。充分发挥FPGA硬件并行化处理的优势,实现复杂的信号处理算法的高效执行,测试结果表明该方法可行有效,能够满足实际使用要求。     

基于FPGA的1553B系统的实现

文章在研究1553B总线协议特点的基础上,提出了一种基于FPGA的1553B总线接口设计方案。在电路中采用FPGA 5CEFA9F27I7N为核心处理单元,JBU64843为1553B协议执行元件,采用FPGA实现地址译码和逻辑控制功能。通过FPGA对BU-64843寄存器的配置,使系统工作在BC/RT/MT模式。     

基于DSP与FPGA的数据采集及控制系统的设计

为扩展数据采集及控制系统的采集通道,提高系统灵活性,设计了一种以DSP与FPGA为核心的数据采集及控制系统。以DSP为主处理器,实现核心运算及系统控制,由FPGA完成数据采集控制,大大提高了系统的执行效率。     

Xilinx 90nm FPGA发货量超过150万

赛灵思公司(Xilinx)日前宣布其90nm FPGA器件的发货量已超过150万，具体反映了其为客户提供先进的90nm FPGA系列产品的执行情况。     

卡尔曼滤波算法的硬件实现研究

卡尔曼滤波算法常采用通用处理器串行执行软件程序的工作方式来实现,但在对实时性要求比较高的场合,这种方式往往不能够满足系统对运行速度的要求。针对此问题,提出了一种基于FPGA的卡尔曼滤波算法的硬件实现方法,该实现方法具有并行运行的特点,大大提高了卡尔曼滤波算法的执行速度,具有良好的运行性能。研究结果表明,该方法切实可行,且运行速度比在通用处理器中执行速度快。     

16位中央处理器设计与现场可编程门阵列实现

为了自主开发中央处理器（Central Processing Unit，CPU），对16位CPU进行了研究，提出了以执行周期尽量最少的译码执行方式，采用Top-Down的方法进行设计，用硬件描述语言Verilog进行代码编写，并对编写的CPU代码进行仿真验证和现场可编程门阵列（Field Programmable Gate Array，FPGA）验证。结果表明，该CPU运行效率较INTEL等通用CPU有较大提高。该自主CPU可以作为IP核进行FPGA应用，也可进行SoC设计应用。     

一种新型软件无线电重构加载方法研究

介绍了一种基于软件无线电平台的重构加载方法,通过研究可重构软件无线电硬件体系结构,FPGA可执行设备重构加载原理、协议及Davinci系列处理器高速并行外部存储器接口(EMIF),提出了一种基于DSP+ FPGA的重构加载方案,实现了FPGA设备驱动和重构加载软件设计.实验结果表明,软件无线电重构加载方案可高速、准确、可靠地完成波形文件重构加载及不同通信模式的无缝切换.     

基于FPGA对称型FIR滤波器的设计与实现

在基于FPGA的对称型FIR数字滤波器设计中,为了提高速度和运行效率,提出了使用线性相位结构和加法树乘法器的方法,并利用Altera公司的FPGA开发软件QuartusⅡ进行仿真实现.实验结果表明,该方法和传统的移位相加乘法器和直接结构的FIR滤波器相比,这种方式在性能上有着明显的优势,具有使用逻辑单元少,执行效率高的特点.可以在以后的设计中作为子模块使用.     

拥有68亿个晶体管的大容量FPGA的设计实现

前不久,赛灵思(Xilinx)公司推出了目前业界容量最大的可编程逻辑器件—Vinex-7 2000T FPGA,并开始向客户供货。Virtex-7 2000T拥有68亿个晶体管,200万个逻辑单元,相当于2,000万门ASIC。这也是赛灵思首款采用独特的堆叠硅片互连(SSI)技术的FPGA。堆叠硅片互连架构解析赛灵思是第一家采用堆叠硅片互联(SSI)技术制成商用FPGA的公司,该公司全球高级副总裁亚太区执行总裁汤立     

基于测试系统的FPGA测试方法研究

FPGA已经成为当今数字化系统硬件设计的核心,全球90%以上的嵌入式系统设计工程师正在使用FPGA进行着各种各样的设计。FPGA的快速发展,为测试厂商带来了新的机遇和挑战,针对FPGA的各种创新测试技术和解决方案不断问世。文章介绍FPGA配置方法,着重介绍了利用测试系统(ATE)直接配置和基于CPLD+FLASH的FPGA配置方法,介绍了FPGA配置模式选择和配置代码生成方法,并以Virtex-II FPGA为例,详细讲述了FPGA配置与测试过程。     

HDLC的FPGA实现方法

HDLC（高级数据链路控制）的一般实现方法为采用ASIC器件和软件编程等。应用ASIC器件时设计简单，但灵活性较差；软件编程方法灵活，但占用处理器资源多。执行速度慢，实时性不易预测。而FPGA器件则采用硬件处理技术，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理，实时性能能够预测和仿真。本设计采用Altera公司的FPGA芯片，在QUARTUSⅡ软件平台上实现了多路HDLC电路的设计，并已在某通信产品中应用成功。     

基于流水线结构的高速嵌入式MCU设计

采用同步流水线结构，设计了一种高速嵌入式51兼容MCU内核SCUT51。重点讨论了流水线技术在80C51这类CISC中的一些应用问题(如指令格式不规范、执行周期长等)及其解决办法。FPGA硬件仿真证明，SCUT51在指令执行效率上比80C51有了很大的提高。     

导航卫星接收机的SOPC设计

传统的接收机构成通常是由执行信号处理的可配置芯片(FPGA)加上执行软件调度的通用处理器(DSP,ARM)构成,需要通过两片芯片组合来完成接收机的功能。本文提出了一种导航卫星接收机的SOPC实现方法,把整个接收机的信号处理硬件和接收机软件系统集成到一片可配置芯片上来完成,实现小型化、低功耗、便携的SOPC接收机系统。本文的SOPC设计结果实现了一个功能完全的导航卫星接收机。     

构造独特的8051(下)

设计对比 　　回顾图1和图2,图1中FPGA上的大多数PIO引脚用于扩展8032的总线.因此,相当一部份逻辑和布线资源须用于总线存取/路由和地址解码.由于RF模块接口采用UART模式且8032仅有一个UART,必须用软件实现一个由定时器中断驱动的软UART.为节省FPGA有限的I/O引脚资源,该设计使用了串行接口的键盘.图1中用到的LCD模块基本上是一个内带LCD通用驱动器、LCD段驱动日历和LCD控制器的图形显示模块.为使8032能驱动此图形LCD模块,首先需执行到FPGA的地址写操作.而后,FPGA将在随后向LCD模块的写操作中发出LCD_WR-和LCD_CS-信号.如果FPGA不能自动将图形位图从SDRAM传送至LCD模块,就会利用MCU带宽从SDRAM向MCU逐字节传输,而后再从MCU传送至LCD模块.因此,设计也实现了从SDRAM向LCD模块自动传输数据的逻辑功能.在完成LCD位图传送或检测到有按键按下时,FPGA产生向MCU的中断信号.MCU读取FPGA内中断目标寄存器,了解中断产生的原因并执行适当的程序.……     

利用FPGA设计与实现直接数字频率合成器

现代直接数字频率合成技术在通信及信号处理中应用广泛。使用FPGA的设计方案较之专用芯片有着设计灵活、可定执行强的特点。介绍了在FPGA中实现DDFS的算法原理以及如何结合PLD设计的优化方法选取合适的设计参数,并最终通过VHDL语言和Quartus II软件在Altera公司的ACEX EP1K30器件上的设计实现过程。设计使用Quartus II软件完成时序仿真,并使用MATLAB编写了最终的模拟仿真程序。