基于GaAs PHEMT工艺的60~90GHz功率放大器MMIC

研制了一款60~90 GHz功率放大器单片微波集成电路(MMIC),该MMIC采用平衡式放大结构,在较宽的频带内获得了平坦的增益、较高的输出功率及良好的输入输出驻波比(VSWR)。采用GaAs赝配高电子迁移率晶体管(PHEMT)标准工艺进行了流片,在片测试结果表明,在栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,功率放大器MMIC的小信号增益大于13 dB,在71~76 GHz和81~86 GHz典型应用频段,功率放大器的小信号增益均大于15 dB。载体测试结果表明,栅极电压为-0.3 V、漏极电压为+3 V、频率为60~90 GHz时,该功率放大器MMIC饱和输出功率大于17.5 dBm,在71~76 GHz和81~86 GHz典型应用频段,其饱和输出功率可达到20 dBm。该功率放大器MMIC尺寸为5.25 mm×2.10 mm。     

9～15GHz GaAs E-PHEMT高性能线性功率放大器

基于0.15 μm GaAs增强型赝配高电子迁移率晶体管(E-PHEMT)工艺,研制了一款用于5G通信和点对点传输的高性能线性功率放大器单片微波集成电路(MMIC).采用栅宽比为1:4.4的两级放大结构保证了电路的增益和功率指标满足要求;基于大信号模型实现了最优输入输出阻抗匹配:采用电磁场仿真技术优化设计的MMIC芯片尺寸为2.5 mm×1.1 mm.芯片的在片测试结果表明,静态直流工作点为最大饱和电流的35％、漏压为5V的条件下,在9 ～15 GHz频率内,MMIC功率放大器小信号增益大于20 dB,1 dB压缩点输出功率不小于27 dBm,功率附加效率不小于35％,功率回退至19 dBm时三阶交调不大于-37 dBc.     

基于电源调制的L波段高性能GaAs HBT功率放大器

介绍了一种基于GaInP/GaAs异质结双极晶体管(HBT)工艺、电源调制的高峰均比、高功率附加效率L波段功率放大器芯片，可满足多载波聚合、大容量通信系统的要求。从器件层面控制基极表面复合、寄生电阻和电容，实现低膝点电压、跨导均匀的晶体管；在电路层面采用自适应偏置电路和谐波调谐等提升线性和功率附加效率。该放大器采用前级驱动加末级输出、驱动比为1∶6的两级晶体管架构和高低通搭配的匹配电路。测试结果表明，在5 V偏置电压下，该功率放大器的饱和输出功率大于35 dBm;在大功率回退时(8 dBm),增益变化小于2 dB,功率附加效率指标达到50%;对于调制带宽为25 kHz的16进制正交振幅调制(16QAM)通信系统，邻道功率比小于-38 dBc@27 dBm。     

X波段GaN MMIC低噪声放大器设计

采用SiC衬底0.25 μm AlGaN/GaN高电子迁移率晶体管(HEMT)工艺,研制了一款X波段GaN单片微波集成电路(MMIC)低噪声放大器(LNA).放大器采用三级级联拓扑,第一级采用源极电感匹配,在确保良好的输入回波损耗的同时优化放大器噪声系数;第三级采用电阻电容串联负反馈匹配,在尽量降低噪声系数的前提下,保证良好的增益平坦度、输出端口回波损耗以及输出功率.在片测试表明,在10 V漏级电压、-2 V栅极电压偏置下,放大器静态电流为60 mA,8～12 GHz内增益为22.5 dB,增益平坦度为±1.2 dB,输入输出回波损耗均优于-11 dB,噪声系数小于1.55 dB,1 dB增益压缩点输出功率大于11.9 dBm,其芯片尺寸为2.2 mm×1.1 mm.装配测试表明,噪声系数典型值小于1.6 dB,可承受33 dBm连续波输入功率.该X波段GaN低噪声放大器与高功率放大器工艺兼容,可以实现多功能集成,具有广阔的工程应用前景.     

基于0.13μm CMOS的WiFi功率放大器设计

基于TSMC 0.13 μm CMOS工艺,设计了一款适用于无线保真(WiFi)收发机的发射端、工作在2.4 GHz且增益可控的三级级联功率放大器.驱动级采用单管结构,后两级采用共源共栅(MOSFET)结构.利用调节共源共栅晶体管栅极的电容来改变栅极电压的相位,进而弥补了共源共栅结构的劣势,增加了整个系统的线性度和增益.另外,使用外部数字信号控制每级偏置的大小来适应不同的输出需求.整个结构采用电源电压:第一级为1.8V,后两级为3.3V,芯片面积为1.93 mm×1.4 mm.利用Candence Spectre RF软件工具对所设计的功率放大器进行仿真.结果表明,在2.4 GHz的工作频点,功率放大器的饱和输出功率为24.9 dBm,最大功率附加效率为22％,小信号增益达到28 dB.     

Ku波段12 W GaAs pHMET功率MMIC

报道了一款采用0.25μm GaAs功率MMIC工艺研制的Ku波段功率放大器芯片。芯片采用三级放大拓扑结构,末级输出匹配电路按照高效率设计,同时优化前后级推动比控制前级电流。级间采用有耗匹配电路设计,提高大信号状态下的稳定性。在16~18GHz频带范围内漏压8.5V、脉宽1μs、占空比40%的工作条件下线性增益大于25dB;饱和输出功率大于12 W,饱和效率大于32%,功率增益大于21dB,功率增益平坦度小于±0.5dB。芯片尺寸为3.5mm×4.6mm。     

星载高可靠性Ku波段GaN功率放大器芯片

基于星载高可靠性的应用背景，采用0.20μm GaN HEMT工艺研制了一款12 V工作电压的Ku频段功率放大器芯片。利用电热结合的分析方法，确定了管芯结构及工作电压。基于Load-pull测试获得GaN HEMT管芯的最佳输出功率和最佳效率阻抗，设计了一种带谐波匹配的高效率输出匹配电路，并通过引入有耗匹配，研制出了低压稳定的级间匹配电路。芯片面积为2.8 mm×2.6 mm，管芯漏极动态电压仿真峰值低于30 V，实测结温小于80℃，满足宇航Ⅰ级降额要求。功率放大器在17.5～18.0 GHz、漏压12 V（连续波）条件下，典型饱和输出功率2.5 W，附加效率38%，功率增益大于20 dB，线性增益大于27 dB，满足星载高效率要求。     

30～2 600 MHz超宽带GaN功率放大器的设计与实现

基于第三代半导体GaN的高电子迁移率晶体管技术,利用Cree CGH40010管芯大信号模型并结合ADS2009U1软件,结合商用GaN管芯的自身特性,采用微带-电阻-微带-电容-微带的负反馈回路和整体负载牵引方法及宽带匹配网络,成功设计并实现了30～2 600 MHz超过6个倍频程的超宽带功率放大器.测试结果表明,该功率放大器的带内线性增益大于11.8 dB,线性增益平坦度小于±0.95 dB,输入回波小于-10.2 dB,1 dB压缩点输出功率大于36.5 dBm,功率附加效率大于22％,饱和时输出功率大于39.1 dBm,功率附加效率大于28％.该功率放大器在很宽的频带内有着平坦的增益,适用于对平坦度要求较高的超宽带系统中.     

L波段GaN大功率高效率准单片功率放大器

研制了一款基于NEDI 0.25μm GaN功率MMIC工艺的L波段大功率高效率准单片功率放大器。采用两级拓扑结构,以准单片形式实现。输入采用有耗匹配网络提高芯片的稳定性,级间和末级匹配均采用无耗纯电抗网络,其中末级匹配电路通过低损耗陶瓷电路实现。合理规划前级与末级间推动比,降低前级漏电流,减小末级匹配损耗,优化谐波匹配,实现大功率高效率设计。芯片在28V脉冲电压下工作,在1.2~1.4GHz范围内,实测输出功率大于49dBm,功率增益大于25dB,功率附加效率达到73%。管芯部分及输入匹配电路采用GaN功率MMIC工艺制作,输出匹配电路采用低损耗陶瓷片介质加工,两块电路键合一起总面积8.0mm×5.6mm。     

一种高线性宽带功率合成的射频功率放大器北大核心

针对5G通信微基站,提出一种基于GaAs异质结双极晶体管(HBT)工艺,芯片面积为1.3 mm×1.4 mm的高线性宽带宽的射频功率放大器。该放大器采用了异相功率合成方式和J类输出匹配的方法,在两路功率放大器的输入输出端引入了90°相移以及J类模式确定最佳负载阻抗,以此实现高线性宽带宽的特性。在5 V电源和2.85 V偏置电压下,室温条件下测试结果表明,该功率放大器在2~3 GHz频带内,小信号增益为36±0.5 dB。然而在2.4~2.8 GHz频带内,该功率合成结构的功率放大器拥有饱和输出功率大于36 dBm,功率附加效率大于38%。在5G-NR,带宽100 MHz和4G-LTE、带宽20 MHz的调制信号下,在2.4~2.8 GHz工作频带测试,放大器的输出功率为22 dBm,邻近信道功率比(ACPR)约为-43 dBc。     

A 68% PAE, GaAs power MESFET operating at 2.3 V drain bias for lowdistortion power applications

A high-efficient GaAs power metal semiconductor field effect transistor operating at a drain voltage of 2.3 V has been developed for low distortion power applications. The device has been fabricated on an epitaxial layer with a high-low doped structure grown by molecular beam epitaxy. The MESFET with a gate length of 0.8 μm and a total gate width of 21.16 mm showed a maximum drain current of 5.9 A at V_gs =0.5 V, a knee voltage of 1.0 V and a gate-to-drain breakdown voltage of 28 V. The MESFET tested at a 2.3 V drain bias and a 900 MHz operation frequency displayed the best power-added efficiency of 68% with an output power of 31.3 dBm. The associate power gain at 20 dBm input power and the linear gain were 11.3 dB and 16.0 dB, respectively. The power characteristics of the device operating under a bias of 2 V exhibit power-added efficiency of 67% and output power of 30.1 dBm at an input power of 20 dBm. Two tone test measured at 900.00 MHz and 900.03 MHz shows that 3rd-order intermodulation and power-added efficiency at an output power of 27 dBm were -30.6 dBc and 36%, respectively, which are good for CDMA digital applications. A third-order intercept point and a linearity figure-of-merit were measured to be 49.5 dBm and 53.8, respectively     

一款130～140GHz MMIC低噪声放大器

基于90 nm栅长的InP高电子迁移率晶体管(HEMT)工艺,研制了一款工作于130 ～140 GHz的MMIC低噪声放大器(LNA).该款放大器采用三级级联的双电源拓扑结构,第一级电路在确保较低的输入回波损耗的同时优化了放大器的噪声,后两级则采用最大增益的匹配方式,保证了放大器具有良好的增益平坦度和较小的输出回波损耗.在片测试结果表明,在栅、漏极偏置电压分别为-0.25 V和3V的工作条件下,该放大器在130～ 140 GHz工作频带内噪声系数小于6.5 dB,增益为18 dB±1.5 dB,输入电压驻波比小于2:1,输出电压驻波比小于3:1.芯片面积为1.70 mm×1.10 mm.该低噪声放大器有望应用于D波段的收发系统中.     

应用于S波段AESA的射频收发前端设计

采用0．18μm Si RFCMOS工艺设计了应用于s波段AESA的高集成度射频收发前端芯片。系统由发射与接收前端组成,包括低噪声放大器、混频器、可变增益放大器、驱动放大器和带隙基准电路。后仿真结果表明,在3．3V电源电压下,发射前端工作电流为85mA,输出ldB压缩点为5．0dBm,射频输出在2～3．5GHz频带内电压增益为6．3～9．2dB,噪声系数小于14．5dB;接收前端工作电流为50mA,输入1dB压缩点为-5．6dBm,射频输入在2～3．5GHz频带内电压增益为12—14．5dB,噪声系数小于11dB;所有端口电压驻波比均小于1．8：芯片面积1．8×2．6mm0。     

High linearity 5.2-GHz power amplifier MMIC using CPW structure technology with a linearizer circuit

A built-in linearizer was applied to improve the linearity in a 5.2-GHz power amplifier microwave monolithic integrated circuit (MMIC), which was undertaken with 0.15-μm AlGaAs/InGaAs D-mode PHEMT technology.The power amplifier (PA) was studied taking into account the linearizer circuit and the coplanar waveguide (CPW) structures. Based on these technologies, the power amplifier, which has a chip size of 1.44 × 1.10 mm~2, obtained an output power of 13.3 dBm and a power gain of 14 dB in the saturation region. An input third-order intercept point (IIP_3) of-3 dBm, an output third-order intercept point (OIP_3) of 21.1 dBm and a power added efficiency (PAE) of 22% were attained, respectively. Finally, the overall power characterization exhibited high gain and high linearity, which illustrates that the power amplifier has a compact circuit size and exhibits favorable RF characteristics. This power circuit demonstrated high RF characterization and could be used for microwave power circuit applications at 5.2 GHz.     

一种温度不敏感的高线性功率放大器

设计了一种温度不灵敏的高线性度的射频功率放大器芯片,采用新颖的带温度反馈环路的有源片上自适应偏置电路,该电路降低了温度引起的放大器集电极直流电流分量的变化量,补偿了由温度变化而引起的性能偏差,进而有效提高了放大器的线性度。基于这个温度不灵敏的偏置结构采用InGaP/GaAs HBT工艺设计了一个工作在2110~2170 MHz频段的功率放大器。测试结果表明,该功放在工作频段内的增益大于等于35.3 dB;在中心频率2140 MHz处,1 dB功率压缩点大于33 dBm,功率附加效率在输出功率24.5 dBm时为18%;使用LTE_FDD调制信号,获得邻信道功率比为-47 dBc。在环境温度为-40℃、+25℃和+80℃条件下,功放的增益平坦度较好,增益变化量小于1.5 dB,输出级集电极电流基本不变,有效降低了功放对温度的敏感性。     

A planar gate double beryllium implanted GaAs power MESFET for lowvoltage digital wireless communication application

An ion-implanted planar gate power MESFET for low voltage digital wireless communication system including DCS1800 (digital cellular system at 1800 MHz) and CDMA (code division multiple access) handset applications has been developed. The process for the device developed contains double Be implantation to reduce the surface and substrate defect trapping effects. The MESFET process developed has very little gate recess (less then 200 Å), which greatly improves the uniformity and the yield of the wafer. The 1 μm×20 mm MESFET manufactured using this planar gate technology exhibits an output power of 32.98 dBm and power added efficiency over 53% with gain of 11.2 dB when tested at 1.9 GHz under 3.6 V drain bias voltage and 80 mA quiescent drain current. The pinch off voltage of the 20 mm devices within a wafer is -2.81 V with a standard deviation of 120 mV. The device was also tested at 3.6 V and 1.9 GHz for CDMA application. Under the IS-95 CDMA modulation at 28 dBm output power, the device gain is 10.7 dB and the device has an adjacent channel power rejection (ACPR) of -29.5 dBc at 1.25 MHz offset frequency and -44.9 dBc at 2.25 MHz offset. The test data shows that the double Be implanted devices developed using the planar gate technology have very good linearity and efficiency and can be used for the low voltage DCS1800 and CDMA handset applications     

5～10 GHz MMIC低噪声放大器

采用稳懋公司150 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了一款5 ～ 10 GHz单片微波集成电路(MMIC)低噪声放大器(LNA).该LNA采用三级级联结构,且每一级采用相同的偏压条件,电路的低频工作端依靠电容反馈,高频工作端依靠电阻反馈调节阻抗匹配,从而实现宽带匹配,芯片面积为2.5 mm×1 mm.测试结果表明,工作频率为5～10 GHz,漏极电压为2.3V,工作电流为70 mA时,LNA的功率增益达到35 dB,平均噪声温度为82 K,在90％工作频段内输入输出回波损耗优于-15 dB,1 dB压缩点输出功率为10.3 dBm,仿真结果与实验结果具有很好的一致性.