LDPC码的快速编码研究

根据LDPC码在删除信道下的译码算法重新阐述了基于稀疏校验矩阵码的快速编码方法,同时指出了Tornado码和RA码能够达到线性编码的原因．文中通过对快速编码的实现进行分析,提出了两种能够达到线性复杂度编码的码构造方法,仿真结果表明,采用这些方法构造的LDPC码在AWGN信道下的纠错性能不差于随机构造的LDPC码．     

一种改进的准循环LDPC码环消除算法

通过推广Yang, Liu 和Shi给出的从基矩阵到校验矩阵的环扩展约束条件,提出了一种大围长准循环LDPC码的构造算法．该算法改善了环消除算法的局部围长分布,获得了更好的纠错性能．仿真结果表明,在80次迭代置信传播译码下,采用本算法构造的1/2码率非规则LDPC码在E_b/N₀为1.5dB时,误码率为2×10^-6．     

针对特定LDPC码的多子译码器并行组合译码方法

对于分组纠错码的译码,由多个子译码器构建的并行译码系统比单译码器系统有较大的性能提升,但是可实现并行译码处理的子译码器的构造却是一个挑战性难题。为此,该文提出一种针对特定LDPC码的适于BP译码算法运用的多子译码器并行组合译码方法。该方法针对基于本原多项式构造的一类LDPC码的译码尤其有效,其特点是:各个子译码器所依赖的校验矩阵由基础校验矩阵的恰当循环移位获得,而循环移位量的恰当选择则依赖了m序列(唯一对应于本原多项式)的采样特性;各个子BP处理过程的迭代次数设置为其校验矩阵最短环长的一半,由此可消除短环对BP译码性能的影响;各子BP处理模块输出的信息比特外信息再经过基础译码模块处理后与并行配置的基础译码输出,一并进行最大似然判决处理并获得译码输出。该方法的仿真结果显示,在误码率为10?5且多子译码器并行组合译码方法在设置5个子译码模块时,其译码性能比原单译码器译码方法高约0.4 dB。     

基于PEG算法的LDPC线性时间编码

引入PEG(Progressive-edge-growth)算法来构造适合线性时间编码的LDPC校验矩阵,译码时采用简化最小和Min-Sum译码算法实现简化译码.仿真结果表明,该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵H,并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的LDPC码.同时通过采用最小和Min-Sum算法降低译码复杂度.     

一种改进的LDPC码与卷积码级联方案

给出一种改进的LDPC码与卷积码级联方案.LDPC码编码利用消除四环的下三角校验矩阵进行线性编码,在实现快速编码的同时保证较好的性能.在级联系统中,LDPC码采用由短码交织而成的长码,可实现并行译码,获得接近长码的性能.整个方案实现起来复杂度较低、时延小.仿真结果表明在小信噪比状态下,其性能明显优于RS码和卷积码的级联系统.     

LDPC码的并行译码算法

基于低密度校验(LDPC)码置信传播译码算法,综合译码性能、复杂度和延时,提出了低复杂度并行译码算法. 该算法通过对校验节点传递给比特节点的信息进行有效简化,使计算复杂度接近“最小和”算法. 仿真结果表明,其性能与置信传播算法非常接近.     

一种新型混沌交织器对turbo码性能的影响

该文对turbo码中关键的交织器作了分析,阐述了交织器在turbo码中的重要作用,提出了一种基于ICMIC映射的随机交织器设计方法。通过在AWGN信道下采用Log-MAP译码算法进行仿真实验,本文设计的混沌交织器纠错性能较3GPP标准交织器提高0．35 dB,较S-伪随机交织器提高0．15 dB。     

基于马尔可夫的LDPC码围长检测研究

LDPC码是目前最好的信道编码技术之一,由于其校验矩阵中存在短环,采用和积等迭代译码算法时将会降低译码性能.因此,围长是目前设计LDPC码的一个很重要的方面,检测与消除短环已成为提高LDPC码译码性能的重要措施.在基于校验矩阵的环路检测定理基础上,根据马氏链的特点和最大熵原理,将校验矩阵转化为转移概率矩阵,给出了一种基于转移概率矩阵的围长检测方法,在理论上给予证明,且进行了仿真,结果表明该方法对不同的校验矩阵具有很好的围长检测效果,且能对其状态进行分类判别.     

基于3GPP标准的Turbo码性能分析与仿真

介绍了一种符合3GPP标准的交织器,通过仿真分析,比较了该交织器相对于普通随机交织器的优异性,以及在这种交织器下Turbo码在AWGN信道环境中的设计参数对误码率性能的影响.在详细分析3GPP标准交织器的基础下,对Turbo码的性能进行了仿真.结果表明,采用3GPP标准交织器可以改进误码率性能,而且译码性能也比较稳定.     

QPP交织器的性能分析

为了提高高速并行Turbo译码的效率,Turbo码需要改进其内部交织器。QPP（Quadratic Polynomial Permutation）交织器是一种新型的基于置换多项式的确定性交织器,由于其操作简便,复杂度低,结构灵活,性能优良,成为近年来Turbo码交织器研究的热点。分析了QPP交织器的原理,通过实验验证了QPP交织器及其反交织器具有最大无争用特性,该特性可以有效提高高速分块并行Turbo译码的效率。仿真结果表明,QPP交织器还可以显著改善高速分块并行Turbo译码性能。     

串行级联LDPC码

文章主要讨论一类低编码复杂度的非规则LDPC码设计问题。该类LDPC码综合了LDPC码和级联码的特点，不仅编码算法简单，而且有了固定的码结构。在AWGN信道下，使用和积译码算法对其性能进行仿真实验，证明了该方法不仅降低了编码复杂度，而且有着非常好的性能。     

一种对奇偶校验比特按组删余的速率兼容编码

以多维累加交叉并行级联单奇偶校验码为母码,提出了一种具有线性编码复杂度的删余速率兼容编码．将母码的每个编码支路所输出的奇偶校验比特分为一组,利用高斯近似密度进化方法确定各组奇偶校验比特的删余优先级别,通过对奇偶校验比特按组删余,构建了一组速率兼容编码．仿真结果表明,该编码在不同码率的误比特率性能均优于以(3,6)规则LDPC码为母码构建的删余速率兼容编码的性能．     

具有线性编码复杂度的非规则LDPC码

针对LDPC码的迭代编码算法提出了一种具有下三角结构的非规则LDPC码校验矩阵的构造方法。仿真结果表明:在MSK调制及BPSK调制情况下,根据本文提出的构造方法所构造出的LDPC码不仅具有线性的编码复杂度及矩阵构造和存储简单的优点,同时具有较强的纠错能力。     

多进制LDPC码的LU分解编码算法

为了解决多进制低密度奇偶校验（LDPC）码的通用编码,从Tanner图结构出发,利用下三角和上三角(LU)分解进行编码的算法,以保证矩阵稀疏性为目标,详细推导了与分析行主元策略、行列主元策略和行列相乘主元策略等主元选取策略,并对所提算法进行了仿真. 测试结果表明,相比于现有LDPC码LU分解编码方法,新算法能将矩阵稠密度降低一半以上,为多进制LDPC码通用编码算法的应用奠定了基础.     

低密度校验码研究及其新进展

对低密度校验（LDPC）码的基本原理进行了介绍,包括了它的基本特性、编码方式以及可信传播迭代译码算法,在非规则图上构造的低密度校验码和GF（q)域上构造的低密度校验码是近年来新的研究成果。文中对这两种性能优异的编码方法的性能和特点进行了分析,并对低密度校验码今后研究的重点和方向提出了展望。     

基于半随机矩阵的LDPC编码器的Verilog HDL设计

低密度奇偶校验码(Low-Density-Parity-Checkcodes,LDPC码)是第四代通信系统强有力的竞争者,是一种逼近香农限的线性分组码,译码的复杂度较低;其直接编码运算量较大,通常具有码长的二次方复杂度．介绍了如何构造线性的编码,以降低LDPC码的编码复杂度;研究并设计了用大规模集成电路去实现一个LDPC码的编码．以(6,2,3)码为例,采用基于半随机校验矩阵的编码方法,以控制编码运算量为线性复杂度,并在QuartusII5．0软件平台上采用基于CPLD的Veril- ogHDL语言编程仿真实现了编码的过程,给出了编码的结构图和仿真波形,为LDPC码的硬件实现和实际应用提供了依据．     

多码率并行LDPC编码器的设计与实现

空间数据系统咨询委员会标准推荐了可应用于深空通信的准循环低密度校验码.但为了在同一系统实现码率可选择LDPC编码器,并解决低速率串行编码问题,该文设计并实现了多码率并行LDPC编码器的FPGA方案.根据该码的结构,设计了改进的串行和并行转换模块来保证正确地编码,并合理安排生成矩阵的存储结构和数量,以便编码通过简单的地址控制完成多码率选择编码.经分析和验证,该编码器在不增加单一码率编码资源前提下,能分别按所选码率完成不同码率编码.     

基于Hadamard矩阵的最优局部修复码构造

现有的局部修复码大多能满足最小距离最优的边界条件,但是在满足最小距离最优情况下构造维度最优的局部修复码还比较困难。针对上述问题,提出一种基于Hadamard矩阵的最优局部修复码的构造方法,通过对Hadamard矩阵进行扩展,构造局部修复码的校验矩阵,进而通过此校验矩阵构造最优局部修复码。首先,基于Hadamard矩阵构造局部修复码的校验矩阵,通过校验矩阵构造的局部修复码的最小距离可以达到最优最小距离界,但是其维度没有达到最优维度边界条件;为进一步提高维度,将校验矩阵中的关联矩阵0和1元素互换得到新的关联矩阵,通过和新的关联矩阵级联进行扩展,构造的扩展局部修复码不仅可以达到最小距离最优,且能达到维度最优的边界条件。与现有局部修复码相比,该构造的局部修复码是最小距离和维度最优的局部修复码,且其码率也更逼近局部修复码最优码率的边界。     

优化循环转移矩阵偏移量的QC-LDPC码构造

提出了一种优化循环转移矩阵偏量候选集合的结构化准循环低密度奇偶校验（QC-LDPC）码构造算法. 通过研究基矩阵与校验矩阵之间环的关系,达到了减少QC-LDPC码校验矩阵中短环数量和围长最大化的目的. 仿真结果表明,基于该算法构造的QC-LDPC码的短环数量明显减少,围长至少可以达到6或8,误码率性能均得到了不同程度的提升.     

仿射置换矩阵结构下的高性能SC-LDPC码

空间耦合(SC)低密度奇偶校验 (LDPC)码的卷积结构在带来卷积增益的同时也引入了记忆结构。对于采用滑动窗译码的SC-LDPC码,前面的译码错误信息会影响后面的译码,尤其是对耦合长度较长的SC-LDPC码,容易引起误码扩散。因此,SC-LDPC码比传统的LDPC块码对结构设计的要求更高。为了提高设计空间和性能,提出用仿射置换矩阵(APM)替代传统的循环位移矩阵构造SC-LDPC码。通过实验发现并证明了APM-LDPC码结构具有全环和非全环现象,且非全环现象仅出现在APM-LDPC码中。应用非全环现象构造的APM-SC-LDPC码能显著降低短环数量和误码平层,在瀑布区有明显优势。