提高多晶电阻工艺稳定性

文章通过对多晶薄膜的性质和多晶电阻形成工艺的稳定性研究,剖析在生产过程中三种形成多晶电阻主要工艺的波动情况,并对形成工艺波动的原因和控制方法进行了讨论。同时对于采取控制方法以后的多晶电阻的工艺情况进行分析,证明提高多晶电阻制造工艺稳定性必须提高多晶淀积和离子注入工艺能力,以及如何提高多晶淀积和离子注入的受控。最后对采取控制措施后的多晶电阻的改善效果进行回顾,说明离子注入工艺采取除气和多晶淀积隔片放置方式有效地提高了多晶电阻工艺的稳定性。     

集成电路版图布局对电阻精度的影响

本文主要介绍了集成电路版图布局对电阻精度的影响。随着集成电路的发展,半导体器件的特征尺寸不断减小,版图设计过程中产生的一些寄生参数对芯片的影响会越来越大,版图质量的好坏,大大影响着芯片的良率,甚至影响着芯片的成败。本文在相同电路设计的前提下,改变版图布局方式,研究了不同版图布局对电阻精度的影响,依据公式计算并给出对比结果,总结了要得到精确电阻值应采用的版图布局方式。     

CMOS多晶电容工艺误差分析及设计研究

研究分析了CMOS多晶电容的工艺误差,给出了氧化硅介质层厚度的梯度误差、边际效应等工艺因素对CMOS多晶电容的影响。基于单位电容的改进设计,给出了CMOS多晶电容阵列的共心设计方法。采用0．6μm CMOS DPDM工艺,实现了基于CMOS多晶电容阵列的开关电容带通滤波器,实验结果表明本文的CMOS多晶电容设计方法具有较高的精度,能直接用于亚微米及深亚微米集成电路设计。     

RF集成电感的设计与寄生效应分析

分析了体硅 CMOS RF集成电路中电感的寄生效应 ,以及版图参数对电感品质因数 Q的影响 ,并通过Matlab程序模拟了在衬底电阻、金属条厚度、氧化层厚度改变时电感品质因数的变化 ,分析了不同应用频率时版图参数在寄生效应中所起的作用 ,得出了几条实用的设计原则并进行了实验验证 ,实验结果与模拟值符合得很好 ,表明此模拟方法与所得结论均可有效地用于指导射频 (RF)集成电路中集成电感的设计     

多晶电阻工艺监控与影响因素研究

首先介绍了多晶电阻在线监控和工艺控制模块(PCM)监控的两种方法:四探针法和范德堡法,并解决了四探针法在线监控方法多晶电阻波动大的问题;针对生产过程中遇到的多晶电阻偏小问题,通过扫描电镜分析发现多晶晶粒明显偏大,通过对多晶淀积速率的分析确定多晶速率越小,多晶淀积晶粒越大,根据多晶导电理论可知多晶晶粒大,晶粒间界变小,晶粒间界杂质俘获变少,多晶掺杂浓度转化为载流子的比例变高,因此多晶电阻变小。最后根据工程实践列举了影响多晶淀积速率的两大主要因素为多晶淀积温度和多晶炉管维护次数,为保证多晶淀积速率稳定,多晶炉管维护次数尽量少于6次,同时需要对多晶淀积温度进行控制。     

基于二极管技术优化射频集成电路的ESD

在CMOS集成电路设计中,工艺尺寸不断减小、栅氧厚度不断变薄,对ESD提出更高的要求。尤其在射频集成电路中,ESD的寄生电容对射频性能将产生不可忽略的影响。基于二极管正向偏置对ESD电流的泄放能力,通过引入电感和电容对ESD脉冲的精确模拟,通过设计有效的有源RC电源钳位电路,考虑到版图电阻电容寄生对ESD的射频性能的影响,提出3种版图设计,对各种版图进行了仿真,分析ESD和射频性能,提出了最优的版图,满足射频集成电路应用的ESD保护电路。     

基于电阻细分的激光纵向切割长度对片式电阻阻值影响的实验研究

激光在片式电阻上的纵向切割对阻值变化影响较小,合理设计其长度可以提高激光调阻精度及保证阻值稳定性。通过电阻细分和实验数据分析得到激光纵向切割长度对阻值影响的定量公式。经实验验证：该公式的估算偏差不大于1％,能够准确预测经激光纵向切割的电阻阻值的变化趋势和速度,进而为提高调阻精度和保证阻值稳定性提供控制依据。     

宽频带低噪声前置放大器单片集成电路的版图设计

本文针对电路的频率特性,把电路、器件、版图的设计联系起来,合理地设计放大器的偏置电路.利用集成电路的版图设计,将与电路频率特性密切相关的偏置电路的寄生分布电容对电路频率特性的影响基本消除;在版图设计上采取一系列措施,有效地减小了晶体管、二极管、电阻和压焊点的分布电容,从而使其不成为影响频率特性的主要因素,保证电路具有宽频带特性.工艺实践做得的电路达到了预定性能指标.     

版图设计导致薄膜电阻率不均匀性的研究

在薄膜混合集成电路的制作过程中,由于基片布线版图设计的电阻面积与导线面积的比例失调,薄膜电阻因受工艺加工过程中发烟硝酸去胶和热处理的影响而出现严重的电阻值不成比例偏离效应。这主要体现在R_□值随该电阻所连金属面积与该电阻面积比例的增大而增大。     

激光纵向切割长度对片式电阻阻值的影响

激光调阻中激光束平行于电流方向的纵向切割对片式电阻的阻值变化影响较小,掌握其规律并将其应用于调阻过程中能够为提高激光调阻精度提供控制依据。应用电阻细分方法对片式电阻的阻值分析,定性得到在有效纵向切割长度范围内片式电阻的阻值与相对纵向切割长度成线性关系,阐述了该线性关系的应用,并通过分析0603型1K电阻的实验数据验证了这种关系。讨论了将其实际应用的可能性。     

Tunable Highly Linear Floating-Gate CMOS Resistor Using Common-Mode Linearization Technique

In this paper, an implementation of a tunable highly linear floating resistor that can be fully integrated in CMOS technology is presented. The second-order effects of a single MOS transistor operating in the triode operation regime are described, and a common-mode linearization technique is applied to suppress these nonlinearities. This technique is implemented by utilizing a low-power circuit design strategy that exploits the capacitive coupling and the charge storage properties of floating-gate transistors. The resistance of the proposed circuit is tuned by utilizing the Fowler-Nordheim tunneling and hot-electron injection quantum-mechanical phenomena. We demonstrate the use of this resistor in highly linear amplifier. We present experimental data from the chips that were fabricated in a 0.5- CMOS process. We show that this resistor exhibits 0.024% total harmonic distortion (THD) for a sine wave with amplitude. Also, we show the programmability of the amplifier gain using the proposed tunable resistor.     

厚膜电阻器短时过负载破坏性试验阻值变化趋势分析

该文介绍了厚膜片式电阻器短时过载试验时,按不同幅度施加高于规定的试验电压后,电阻阻值变化的情况。结果表明：电阻在过负载的情况下逐步施加不同倍数的额定电压,电阻值将逐渐变小;当施加的电压继续升高,电流开始向绝缘电阻减小的地方集中,所引起的热量将导致电阻体发生破坏,电阻值上升,直至开路。这对分析及预防电阻器在混合电路中发生阻值异常提供帮助。     

基于电阻网络的网线故障检测装置研究

文章阐述了一种基于电阻网络的网线故障检测装置,基于电学原理在网线周围构造电阻网络,并结合电阻一次性测量方法,使其在没有短路或断路状态时测得的阻值与网线内部有短路或断路的坏网线情况下所测得的阻值不相同。通过实验确定出网线良好时的电阻阻值,并将该阻值作为基础与以后的检测值作为比较。此方法克服了传统检测方式中的繁琐过程,提出了新型的网线状态判断方法,实现了低成本。     

Saturated Resistor Load for GaAs Integrated Circuits

Saturated resistors, two-terminal load devices, have been fabricated and evaluated as pull-up loads for GaAs digital integrated circuits. The saturated resistor loads exhibit superior device characteristics compared with FET active loads. Up to 100-percent improvement in the uniformity of the saturation current has been obtained. Ring oscillators with saturated resistor pull-up loads have shown ~20-percent lower speed-power products than ring oscillators with FET active loads. This superior circuit performance is attributed to 1) no gate capacitance, and 2) less backgating effect. Reliability studies using accelerated aging have shown that circuits are more reliable when saturated resistor loads are used.     

高压工艺N阱电阻SPICE模型研究

文章对0.5μm/40V高压工艺中形成的N阱电阻的SPICE模型进行研究。因为高压电路的实际应用,N阱电阻的寄生效应不可忽略,所以精确反应其电学特性的SPICE模型也显得尤为重要。从N阱电阻的测量结果反映其IV曲线的非线性特性和结型栅场效应管JFET输出特性曲线具有相似性,并通过对高压阱电阻与JFET的结构分析认为可以采用JFET的电压电流关系来建立合理的数学模型反映高压阱电阻的这种非线性特性。因此在文中借用JFET的SPICE模型作为基础,用宏模型的方法为高压N阱电阻建立了一套精确的SPICE模型。此模型适用于各类仿真器,具有一定的通用性。     

Pulse current trimming of polysilicon resistors

The practical application of pulse current trimming of polysilicon resistors has been investigated and successfully implemented in large scale integrated circuit production. In-package pulse current trimming of heavily doped polysilicon resistors allows precise control of the final resistor value and can effectively compensate for process variation in polysilicon sheet resistance. The technique requires no additional process complexity, is layout efficient, remarkably accurate, and is quick and inexpensive from a test perspective. Resistance reduction occurring during the trim process is shown to be reversible to a small, but usable, extent for n-type polysilicon. Thermal modeling of the resistor trim process shows that the peak temperature reached within the polysilicon film must exceed the highest temperature encountered during wafer fabrication before any permanent resistance change occurs. As the resistor is further trimmed, the film temperature approaches the melting point of silicon     

多级并接型权电阻DAC的设计

多级并接型权电阻解码网络结构简单，分析方便，文章给出了普通的和BCD码多级并接型权电阻解码网络，推导出了各级与运放的连接电阻的通用公式，并用EWB软件进行了电路模拟，这种方法对自行设计权电阻DAC有一定的参考价值。     

A segmentation layout guarding technique to mitigate parasitic capacitance of integrated resistors

Within integrated circuit design, parasitic capacitance associated with the realisation of a resistor can limit circuit performance for certain applications, such as the analogue-to-digital converter. In this paper, a segmentation guarding layout technique is introduced that offers the circumvention of the parasitic capacitance of integrated resistors. The segmentation guarding technique is demonstrated on both diffusion and polysilicon integrated resistors.     

基于硬件线性化的铂电阻测温系统

该文介绍了铂电阻的特性和设计方法,详细分析了-种基于硬件线性化的测温电路设计,其具有非线性误差小、测温精度商、易于调试等优点,克服了以往电路依赖于软件校准求解温度的缺点.该电路采用高精废低温漂的基准源为铂电阻形成静态工作电流.     

基于Pt100铂电阻远距离传输的传感系统实现

当测量的主机与传感器通过远距离导线传输信号,导线本身就是电阻,会随着传榆距离及温度的变化而呈现不同的阻值。做为桥电路采集部分,传统的精度为万分之一精度精密电阻都是采用绕线直插的形式,温漂系数最少要几十个ppm／℃,这样在传统的温湿度桥电路采集中差分信号与实际有很大偏差,对采集端的桥电路将产生影响,这需要控制端具备修正算法来解决这一突出问题。本系统通过在传感器端实现控制电路部分,采用贴片式Pt100精密电阻替代传统线绕式精密电阻实现了对温、湿度准确测量。