D2D技术在LTE-A系统中的应用

Device-to-Device（D2D）是一种在LTE-A系统中通过重用小区内宏蜂窝用户的资源来实现端到端通信的新型技术。本文从实际应用的角度出发,首先对D2D技术的原理和应用进行了分析,然后讨论D2D技术应用于LTE-A系统中的优缺点,接着通过仿真验证了D2D技术在LTE-A系统中的优势。最后阐述了D2D技术在LTE-A系统中应用可研究的方向及技术展望。     

LTE-A中UE专用参考信号的解调算法与实现

针对LTE-A新增的UE专用参考信号与小区参考信号映射的时频资源不同,导致传统的解调算法在UE专用参考信号上无法适用的问题。充分研究了UE专用参考信号时频资源映射的特点,即端口间采用了频分复用和码分复用技术区分,而小区参考信号只采用了频分复用技术,结合此特点与传统的解调算法原理,设计了2种利用专用导频信息的解调算法,即LS-UE算法和LMMSE-UE算法。最后,通过在EPA无线信道环境下,对2种解调算法的性能仿真,权衡实现的复杂度,选择一种更适合LTE-A系统的下行解调算法,即LS-UE算法,并对该算法的多核DSP实现,验证了该算法的可行性与高效性。     

LTE-A网络中实现L1 Relay的两种算法分析

作为LTE进一步演进的LTE-A,引入了Relay,载波聚合(CA),CoMP,增强MIMO技术等关键技术。本文主要讨论LTE-A网络中实现L1中继的两方法,CSI-AAF,BLIND-AAF的性能分析比较。得出成对错误概率(pairwise error probabilityPEP)的表达式,并通过蒙特卡洛仿真得出在4种场景下,两种算法比较,来分析两种AAF的增益阶数。     

LTE-A系统中下行MIMO检测的设计与实现

基于对MIMO-OFDM系统中信号检测算法的研究,设计了一种适用于LTE-A下行物理层接收机的MIMO检测方案。采用了一种基于子载波顺序检测的思想,针对发射分集和空间复用等传输场景下选取了复杂度较低且性能良好的MMSE检测算法,并给出MMSE检测器的FPGA设计方案。对于矩阵求逆模块,通过cholesky分解简化为下三角矩阵求逆问题并通过脉动阵列实现。最后以XC7Z045为硬件平台,通过仿真验证了该方案的准确性及可行性,该方案现已成功应用到LTE-A空口检测仪表项目中。     

基于LTE-A系统下行双码字解调的算法设计

为了进一步提升下行通信的传输能力,提高有限资源的利用率,LTE-A系统在发送端给出采用专用导频端口的8层数据的映射方案。在LTE-A系统使用双码字和8层映射的基础上,设计了一种利用专用导频信息对双码字数据的解调算法,并通过仿真画出了LTE-A利用此算法解调数据的误码率。仿真结果表明,在无线环境较优时,利用此算法能够很好地控制误比特率(约为0.1),并证实了利用该算法解调数据的可靠性和实用性。     

LTE-Advanced载波聚合资源调度算法研究

LTE-Advanced(以下简称LTE-A)作为3GPP LTE技术标准的增强版本,它能够提供更大的系统带宽,可获得更高的峰值数据速率和用户频谱效率。为了支持更多的用户业务,也为了满足IMT-Advanced的性能要求,LTE-A提出了载波聚合（CA）技术,即对若干个带宽满足一定要求的载波进行聚合形成100 M传输带宽,从而可以实现上行500 Mbit/s、下行1 Gbit/s的峰值数据速率。相比于单载波系统,引入载波聚合技术的LTE-A系统属于多载波系统,其资源调度更为复杂,如何分配多个载波下的物理资源成了急需解决的问题。因此,基于LTE-A载波聚合的系统架构和关键技术,介绍了LTE-A载波聚合的资源调度模型;针对目前存在的LTE-A载波聚合资源调度算法,详细分析了每一种算法的优缺点,并做出了总结。     

基于FPGA的Turbo译码交织器设计

介绍了一种Turbo译码交织器的现场可编程门阵列（Field Programmable Gate Array，FPGA）硬件实现方案，将交织算法的软件编程和FPGA内部的硬件存储块相结合，有效地降低了译码器的硬件实现复杂度，减小了译码延时，并且给出了具体的译码器内交织器FPGA实现原理框图。     

基于软信息的分组交织和卷积码联合识别

针对非合作数字通信系统中分组交织和卷积码的盲识别问题,提出了一种基于软信息的信道编码识别方法.该方法利用软信息建立了符合度的概念,首先利用采样序列的总符合度实现交织行数和卷积码校验向量的识别;然后通过每路采样序列平均符合度的变化规律实现交织起点行坐标的识别;最后根据解交织后数据的符合度实现交织列数和交织起点列坐标的识别.仿真结果表明,本文算法能在较高误码率下实现分组交织和卷积码的盲识别,与硬判决算法相比,达到较高正确率时,本文算法具有约5dB的信噪比增益.     

基于改进滑动窗的Turbo译码算法研究

首先介绍LTE-A系统中Turbo编译码器的结构和译码原理,分析RADIX-4 Turbo译码算法。然后介绍Turbo译码的两种滑动窗算法,并提出一种性能损失较小的改进滑动窗算法。在此基础上,结合并行译码、RADIX-4 Turbo译码算法,提出一种适用于LTE-A系统的Turbo译码算法,并与目前主要的几种Turbo译码算法进行运算复杂度、存储开销方面的比较和性能仿真。比较和仿真结果表明所提出的Turbo译码算法在性能损失较小的同时具有低时延低存储的特性,能够满足LTE-A系统中高速Turbo译码的要求。     

WCDMA系统中下行链路第一次交织算法的DSP快速实现方案

在深入研究了3GPP协议中下行链路第一次交织(1st interleaving)算法的基础上,提出了一种用DSP芯片快速实现下行链路第一次交织算法的方案。基于该方案实现的下行链路第一次交织算法具有极小的处理延时。     

基于线性同余的IDMA交织器设计及分析

本文提出了一种新的基于线性同余的IDMA交织器设计方案, 并且给出了详细的交织器设计算法. 它能满足IDMA交织器设计中低存储量、容易产生交织序列、交织器同步数据少、交织器之间相关性小的要求. 本文的仿真结果证明了这种交织器性能优于伪随机交织器。     

基于校验方程平均符合度的Turbo码交织器估计

现有的交织器估计方法通常利用解调输出的硬判决序列进行,其容错能力有待提高,且一些方法只针对特定的交织器结构.针对Turbo码的随机交织器,提出一种利用接收软判决序列进行估计的算法.首先提出校验方程平均符合度的概念及计算方法,然后利用正确交织位置的码字可使得校验方程符合度取到最大值这一事实,逐步实现交织位置的估计.特别地,所提算法在删余条件下仍然有效.仿真结果表明,与现有的相关方法对比,特别是在低信噪比条件下,本文算法具有更好的性能以及相对低的复杂度.     

低信噪比下随机交织器识别

针对Turbo码随机交织器参数识别问题,充分利用信道截获数据的软判决信息,提出了一种基于对数符合度的交织映射关系识别算法。该算法从计算总的编码方程成立概率出发,定义了能很好衡量概率大小的对数符合度概念,极大地简化了计算复杂度,使得计算量仅与截获码块数目和交织长度的平方有关,计算方式仅为大小比较与符号提取;再利用正确交织位置能够使总的编码方程成立的概率达到最大这一特性,依次实现各个位置的交织关系的识别。与现有算法相比,所提算法识别性能稍差,但计算复杂度更低。仿真结果表明,在信噪比为0 dB、交织长度为200时,仅需要截获码块数目为500,其正确识别率就能达到100%。     

高误码率下Turbo码交织器的恢复方法

该文提出了一种针对高误码条件下Turbo码交织器的恢复方法,应用于码率为1/3的并行级联Turbo码。信道编码识别是非合作信号处理领域的重要内容,Turbo码交织器的恢复是其中的一个难点。现有的识别方法可以有效地处理无误码时的问题,而实际通信中Turbo码经常应用于信道质量较差的情况,此时误码率会较高,且码长较长,这些方法将失效。利用校验向量的特征,可将交织器的每个位置分离开来,单独求解,使得交织器中每个位置的恢复仅依赖于几个相关的位置,避免了误码累加效应,从而解决了在高误码率,长码长时的识别问题,其复杂度较低。在仿真结果中,对典型的长度达10000的随机交织器,接收序列10%误码率的情况下,实现了正确的恢复。     

一种低开销双二元turbo译码器设计

设计一种低开销双二元turbo译码器,提出了一种能够适应滑动窗算法的交织器结构,通过与传统方案中的交织器联合使用,大大降低了交织与解交织过程所需要的存储单元.同时将取模归一化(modulo normalization)技术运用到双二元turbo译码器加比选(ACS)模块的设计上,缩短了关键路径的延时,提高了时钟频率和吞吐量.采用FPGA对译码器进行了验证,提出的译码器和传统的译码器相比,存储资源节省12%,和使用存储器存储交织/解交织地址的译码器相比,存储资源节省97%.     

利用Gibbs采样进行优化的Turbo码交织器识别

针对基于校验方程符合度方法前面交织关系识别会严重影响其后所有交织关系识别的不足,本文对该算法进行了改进.改进算法根据原算法性能受限的原因进行方法设计,利用识别可靠度找到交织识别错误位置,并从降低复杂度角度出发,根据编码器的记忆特性,仅针对部分相关数据采用Gibbs样本法得到条件概率进行纠错.仿真结果表明,改进算法较原算法性能改善明显,在相同信噪比条件下,达到相同识别性能时所需数据量减少一半;在相同数据量条件下,达到相同正确率时的信噪比增益约为1dB.     

Interleaver design for serially concatenated convolutional codes: theory and application

This paper addresses the problem of interleaver design for serially concatenated convolutional codes (SCCCs) tailored to the constituent codes of the SCCC configuration. We present a theoretical framework for interleaver optimization based on a cost function closely tied to the asymptotic bit-error rate (BER) of the block code C/sub s/ resulting from proper termination of the constituent codes in the SCCC code. We define a canonical form of the interleaving engine denoted as the finite state permuter (FSP) and using its structural property, develop a systematic iterative technique for construction of interleavers. The core theoretical results focus on the asymptotic behavior of a class of cost functions and their martingale property, which is then used to develop an order recursive interleaver optimization algorithm. We address the issue of the complexity of the interleaver growth algorithm presented in the paper and demonstrate that it has polynomial complexity. Subsequently, we provide details about the application of the proposed technique and present a modification of the algorithm that employs error pattern feedback for improved performance at a reduced complexity. Sample experimental results are provided for an SCCC code of rate 1/3 and information block length 320 that achieves a minimum distance of d/sub min/=44.     

紫外光通信QPP交织器研究

交织器是Turbo码的重要组成部分,它可以有效地提高Turbo码在整个通信系统中的性能.依据S随机交织器的设计思想,运用计算机搜索的方法,提出了一种具有最大S距离的二次转换多项式(SQPP)的搜索算法,并在紫外光通信多次散射信道中对SQPP交织器的性能进行了仿真和分析,最后得出了适合紫外光通信的SQPP交织器的参数.     

非收尾Turbo码交织器的识别方法

提出了一种对非归零Turbo码交织器的识别方法。二元域上某类有理式的级数展开具有周期性,从而可知,在同一个周期点上,来自信息序列上2个比特与相应交织位上的2个比特之和为0,进而可得到一种识别方法：第1步恢复出2个交织位置,此后每步恢复1个位置。根据周期长度的不同,算法被分成若干条并行链路,链路数即为周期长度。