干法刻蚀和氢等离子体处理制备增强型p-GaN栅AlGaN/GaN HEMT特性

增强型p-GaN栅AlGaN/GaN高电子迁移率晶体管(HEMT)的栅与源漏之间的沟道特性对器件性能具有重要的影响.在同一晶圆衬底上,采用干法刻蚀和氢等离子体处理栅与源、漏之间的p-GaN,制备增强型p-GaN栅AlGaN/GaN HEMT.对器件静态、动态特性和栅极漏电特性进行研究,采用两种方法制备的器件均具有较高的击穿电压(＞850 V@10 μA/mm).通过氢等离子体处理制备的器件的方块电阻较大,导致输出电流密度较低,在动态特性和栅极漏电方面具有明显的优势,氢等离子体处理技术提高了界面态的缺陷激活能,从而实现了较低的栅极反向漏电.     

GaN基HFET电力电子器件的研究

作为第三代宽禁带半导体器件,GaN基HFET功率器件具耐高压、高频、导通电阻小等优良特性,在电力电子器件方面也具有卓越的优势。概述了基于电力电子方面应用的AlGaN/GaN HFET功率器件的研究进展。从器件的结构入手,介绍了AlGaN/GaN HEMT的研究现状,从栅材料的选取以及栅介质层的结构对器件性能的影响着手,对AlGaN/GaN MIS-HFET的研究进行了详细的介绍。分析了场板改善器件击穿特性的原理以及各种场板结构AlGaN/GaNHFET器件的研究进展。论述了实现增强型器件不同的方法。阐述了GaN基HFET功率器件在材料、器件结构、稳定性、工艺等方面所面临的挑战。最后探讨了GaN基HFET功率器件未来的发展趋势。     

AlGaN/GaN HEMT器件工艺的研究进展

首先论述了Al GaN/GaN高电子迁移率晶体管(HEMT)在微波大功率领域的应用优势和潜力;其次,介绍并分析了影响Al GaN/GaN HEMT性能的主要参数,分析表明要提高Al-GaN/GaN HEMT的频率和功率性能,需改善寄生电阻、电容、栅长和击穿电压等参数。然后,着重从材料结构和器件工艺的角度阐述了近年来Al GaN/GaN HEMT的研究进展,详细归纳了目前主要的材料生长和器件制作工艺,可以看出基本的工艺思路是尽量提高材料二维电子气的浓度和材料对二维电子气的限制能力的同时减小器件的寄生电容和电阻,增强栅极对沟道的控制能力。另外,根据具体情况调节栅长及沟道电场。最后,简要探讨了Al GaN/GaN HEMT还存在的问题以及面临的挑战。     

GaN功率器件应用可靠性增长研究

GaN功率器件是雷达T/R组件或发射功放组件中的核心元器件,随着器件的输出功率和功率密度越来越高,器件的长期可靠性成为瓶颈。文章对雷达脉冲工作条件下GaN功率器件的失效机理进行了分析和研究,指出高漏源过冲电压、栅源电压的稳定性以及GaN管芯的沟道温度的高低是影响GaN功率器件长期应用可靠性的主要因素,同时给出了降低漏源过冲电压、提高栅源电压稳定性以及改善GaN管芯的沟道温度的措施和方法。     

蓝宝石衬底上槽栅型X波段增强型AlGaN/GaN HEMT

研制了一款X波段增强型AlGaN/GaN高电子迁移率晶体管(HEMT)。在3英寸(1英寸=2.54 cm)蓝宝石衬底上采用低损伤栅凹槽刻蚀技术制备了栅长为0.3μm的增强型AlGaN/GaN HEMT。所制备的增强型器件的阈值电压为0.42 V,最大跨导为401 mS/mm,导通电阻为2.7Ω·mm。器件的电流增益截止频率和最高振荡频率分别为36.1和65.2 GHz。在10 GHz下进行微波测试,增强型AlGaN/GaN HEMT的最大输出功率密度达到5.76 W/mm,最大功率附加效率为49.1%。在同一材料上制备的耗尽型器件最大输出功率密度和最大功率附加效率分别为6.16 W/mm和50.2%。增强型器件的射频特性可与在同一晶圆上制备的耗尽型器件相比拟。     

横向增强型双侧栅结构GaN JFET优化设计

提出了一种新型横向双侧栅结构的GaN JFET,并通过SILVACO软件对器件的沟道宽度、沟道电子浓度和p-GaN空穴浓度进行了优化,得到了阈值电压和输出电流与器件参数之间的变化规律,通过参数优化得到了增强型GaN JFET的结构参数条件。随后对设计的横向双侧栅结构增强型GaN JFET器件进行了击穿特性研究,发现当沟道长度短至0.5μm时,会出现严重的短沟道效应;当沟道长度大于1μm后,器件击穿电压由栅极与漏极间寄生PN结反向击穿决定,与沟道长度无关;采用RESURF (Reduced surface field)终端结构可以显著提升器件击穿电压,优化后的增强型GaN JFET器件击穿电压超过1 200 V。此外,采用p型GaN缓冲层替代n型GaN缓冲层,能够有效提高器件的栅控能力。     

复合沟道氟离子增强型AlGaN/GaN HEMT的研究

提出一种复合沟道氟离子(F-)增强型AlGaN/GaN HEMT(Hybrid-channel enhancement-mode AlGaN/GaN HEMT,HCE-HEMT)新结构。该结构引入高、低浓度F-复合沟道,其中高浓度F-注入区位于沟道靠近源漏两端以调制阈值电压,获得增强型器件;低浓度F-区位于沟道中部以调制肖特基栅电极的正向开启电压,增加器件承受的栅电压摆幅,但它对其下方二维电子气的耗尽作用很弱。同时,高浓度区只占栅长的40%,减轻高浓度F-对沟道的影响,提升器件的电流能力。利用Sentaurus软件仿真,结果显示,与传统F-增强型AlGaN/GaN HEMT相比,HCE-HEMT载流能力提高了40.3%,比导通电阻下降了23.3%,同时反向耐压仅下降了5.3%。     

GaN HEMT栅驱动技术研究进展

GaNHEMT器件由于其击穿场强高、导通电阻低等优越的性能,在高效、高频功率转换领域中有着广泛的应用前景.栅驱动芯片对于GaN HEMT器件应用起着至关重要的作用.介绍了GaN HEMT器件特性和驱动要求,对其栅驱动芯片的典型架构和每种芯片架构各自的关键实现技术研究现状进行了综述.同时介绍了GaN基单片集成功率IC的发...     

高频控制开关用沟槽MOSFET的研究

高频控制开关用功率器件要同时具备极低的导通电阻和栅漏电荷值,从而降低导通损耗和开关损耗.基于器件与工艺模拟软件TsupremⅣ和Medici,研究了工艺参数和设计参数对沟槽MOSFET器件击穿电压、比导通电阻和栅漏电荷的影响,优化设计了耐压30 V的开关用沟槽MOSFET器件.对栅极充电曲线中平台段变倾斜的现象,运用沟道长度调制效应给出了解释.     

SOI LDMOSFET的背栅特性

在绝缘体上硅衬底上,制备了栅长为0.5μm的低势垒体接触结构和源体紧密接触结构的横向双扩散功率晶体管. 详细研究了器件的背栅特性. 背栅偏置电压对横向双扩散功率晶体管的前栅亚阈值特性、导通电阻和关态击穿特性均有明显影响. 相比于源体紧密接触结构,低势垒体接触结构横向双扩散功率晶体管的背栅效应更小,这是因为低势垒体接触结构更好地抑制了浮体效应和背栅沟道开启. 还介绍了一种绝缘体上硅横向双扩散功率晶体管的电路模型,其包含前栅沟道,背栅沟道和背栅偏置决定的串联电阻.     

30 V UMOS中影响导通电阻平坦度的因素分析

功率MOSFET作为开关器件时,导通电阻的平坦度是衡量其性能的重要参数。研究影响导通电阻平坦度的因素,并对其进行优化,有助于改善器件的性能。低压UMOS中,沟道电阻是导通电阻的主要部分。文章以沟道电阻为分析对象,利用公式分析影响因素,通过Sentaurus TCAD仿真验证了导通电阻平坦度的变化趋势。通过改变P型基区离子注入剂量和栅氧层厚度进行仿真。仿真结果表明,通过减小栅氧层厚度和减少P型基区注入剂量,可获得较好的导通电阻平坦度。     

Silicon Carbide Power MOSFET Model and Parameter Extraction Sequence

A compact circuit simulator model is used to describe the performance of a 2-kV, 5-A 4-H silicon carbide (SiC) power DiMOSFET and to perform a detailed comparison with the performance of a widely used 400-V, 5-A Si power MOSFET. The model's channel current expressions are unique in that they include the channel regions at the corners of the square or hexagonal cells that turn on at lower gate voltages and the enhanced linear region transconductance due to diffusion in the nonuniformly doped channel. It is shown that the model accurately describes the static and dynamic performance of both the Si and SiC devices and that the diffusion-enhanced channel conductance is essential to describe the SiC DiMOSFET on-state characteristics. The detailed device comparisons reveal that both the on-state performance and switching performance at 25degC are similar between the 400-V Si and 2-kV SiC MOSFETs, with the exception that the SiC device requires twice the gate drive voltage. The main difference between the devices is that the SiC has a five times higher voltage rating without an increase in the specific on-resistance. At higher temperatures (above 100degC), the Si device has a severe reduction in conduction capability, whereas the SiC on-resistance is only minimally affected     

具有栅介质电场屏蔽作用的新型GaN纵向槽栅MOSFET器件设计

基于氮化镓(GaN)等宽禁带(WBG)半导体的金氧半场效应晶体管(MOSFET)器件在关态耐压下,栅介质中存在与宽禁带半导体临界击穿电场相当的大电场,致使栅介质在长期可靠性方面受到挑战。为了避免在GaN器件中使用尚不成熟的p型离子注入技术,提出了一种基于选择区域外延技术制备的新型GaN纵向槽栅MOSFET,可通过降低关态栅介质电场来提高栅介质可靠性。提出了关态下的耗尽区结电容空间电荷竞争模型,定性解释了栅介质电场p型屏蔽结构的结构参数对栅介质电场的影响规律及机理,并通过权衡器件性能与可靠性的关系,得到击穿电压为1 200 V、栅介质电场仅0.8 MV/cm的具有栅介质长期可靠性的新型GaN纵向槽栅MOSFET。     

SiC肖特基栅JFET功率特性的研究

提出了一种新型结构的SiC结型场效应晶体管,采用肖特基接触替代P+型栅区,以降低SiC JFET的工艺复杂度,并提高器件的功率特性。建立了器件的数值模型,对不同材料和结构参数下的功率特性进行了仿真。结果表明,与PN结栅相比,肖特基栅结构可以有效降低SiC JFET的开态电阻;与常规结构的双极模式SiC JFET相比,在SiC肖特基栅JFET的栅极正偏注入载流子,同样可以有效降低器件的开态电阻,折中器件的正反向特性,但不会延长开关时间。     

压力对换流阀用压接型IGBT器件功率损耗的影响

功率损耗一直是功率半导体器件应用时备受关注的问题.压接型绝缘栅双极型晶体管(IGBT)器件靠外部压力使内部各个组件保持电气和机械连接,因此压力直接或间接地影响着压接型IGBT器件的功率损耗.将压接型IGBT器件工作时产生的结温作为耦合变量引入,基于此建立了IGBT器件应用于调制脉宽(PWM)换流设备时的功率损耗计算模型,并详细分析了影响功率损耗的各种因素,包括机械压力、开关频率等.以换流阀用3 300 V/1 500 A压接型IGBT器件为例,采用有限元法研究了压力对压接型IGBT器件功率损耗的影响,重点探讨了器件内部各芯片功率损耗的变化情况.结果表明,增加压力一定程度上可以降低压接型IGBT器件的功率损耗,改善器件内部芯片结温分布不均的问题.     

硅基半导体功放模块邻道干扰特性优化方法

基于硅基半导体器件的功放模块，由于器件本身物理结构特性引起的功放开关时间以及开关时上升沿、下降沿斜率的控制不当，导致调制邻道功率（Modulation of Adjacent Channel Power，ACP）以及瞬态切换邻道功率（Adjacent channel transient power，ACTP）较差，从而引起邻道干扰。针对硅基半导体器件功放模块在数字对讲机中的应用，创造性地提出了一种新的方法，对功放栅极偏置电路优化，从理论上分析和推导出功放开关时间以及开关时上升沿、下降沿斜率对ACP以及ACTP的影响，并在实际应用中通过适当调节对讲机功放模块栅极偏置电路电容以及串联电阻，实现了功放开关的上升沿以及下降沿斜率调节。实验结果表明:该方法在不影响功放输出功率以及效率的前提下，当信道间隔为12.5 kHz时，ACP-60 dBc，ACTP-50 dBc，有效改善了ACP、ACTP的性能，具有一定的实际意义和应用价值。     

IGBT关断瞬态电压尖峰影响及抑制

绝缘栅双极晶体管(IGBT)是一种性能优良的全控型电力电子器件,由于线路和器件内部分布电感的存在,关断时集电极电流的快速变化会感应产生一个较大的电压尖峰从而引起过电压击穿。分析了栅极结电容放电时间常数和拖尾电流对电压尖峰的影响,通过改变栅极驱动电阻和温度可以抑制电压尖峰。分析了电压尖峰引起过压击穿的失效机理以及失效模式,表明IGBT过压击穿引起失效的本质仍然是结温过高引起的热击穿失效。     

波状p基区IEC-GCT制造工艺研究

波状基区结构是一种电力半导体器件的最新高功率制造技术,在p基区中引入该结构可以改善IECGCT的RBSOA特性与门极开关均匀性.提出该器件的工艺制造方案,数值模拟结果表明建议方案可行,所得器件结构参数符合目标要求.模拟并分析了门极挖槽工艺对波状基区形状的影响及铝杂质扩散对阳极结构的影响,挖槽工艺顺序和挖槽深度对阴极掩蔽...     

A new insulated gate tetrode with high drain breakdown potential and low miller feedback capacitance

Insulated gate field effect transistors (IGFET's) with the gate offset from the drain electrode exhibit high drain breakdown potential and very low Miller feedback capacitance. The new insulated gate tetrode (IGT) described in this paper utilizes a second stacked gate to create the offset channel. The main advantage is the possibility of optimizing the device performance, especially the drain breakdown potential for bothP-andN-channel devices. Considered in the paper are design and fabrication problems,V-Icharacteristics, drain breakdown potential, dynamic drain resistance, small-signal equivalent circuit, and large-signal limitations.P-channel IGT's with drain breakdown potentials up to 300 V have been built. The design of the IGT depends mainly on the tradeoff between drain breakdown potential and the limited frequency response caused by the time constant of the offset channel. The results to date indicate that the IGT has a large drain voltage range and an extremely low Miller feedback capacitance and is adaptable to different operating conditions. The IGT appears very promising for use in power amplifiers and switching applications.     

Resonant gate driver with efficient gate energy recovery and switching loss reduction

This article describes a novel resonant gate driver for charging the gate capacitor of power metal-oxide semiconductor field-effect-transistors (MOSFETs) that operate at a high switching frequency in power converters. The proposed resonant gate driver is designed with three small MOSFETs to build up the inductor current in addition to an inductor for temporary energy storage. The proposed resonant gate driver recovers the CV² gate loss, which is the largest loss dissipated in the gate resistance in conventional gate drivers. In addition, the switching loss is reduced at the instants of turn on and turn off in the power MOSFETs of power converters by using the proposed gate driver. Mathematical analyses of the total loss appearing in the gate driver circuit and the switching loss reduction in the power switch of power converters are discussed. Finally, the proposed resonant gate driver is verified with experimental results at a switching frequency of 1 MHz.