航空发动机高速振动智能检测监控系统设计与实现

设计了一种航空发动机高速振动智能检测监控系统,系统采用CPCI和模块化架构实现;针对航空发动机高速振动信号的特征,设计了基于DSP的信号采集与处理模块,实现同步采集多路振动信号并进行数据处理;利用FPGA和PowerPC设计信号智能检测与数据记录模块;通过多线程DSP软件实现振动数据的智能检测和监控;试验测试和验证结果表明,系统满足飞行安全实时检测监控工程应用的需求。     

一种高压开关综合数据采集与监测系统设计

高压开关是电力系统中实现电路分合控制的重要电力装备,对高压开关进行在线监测可以实时监测其运行状态,进而为故障诊断、预测、电寿命、绝缘等分析提供数据来源,可以提高高压开关整体运行可靠性和减少故障时间;数据采集与监测装置是实现这种在线监测功能的核心装置,基于FPGA+STM32双处理器架构的高速数据采集系统,利用FPGA灵活的可编程特性实现高速并行数据采集,利用STM32微控制器强大的处理能力和丰富的外围接口实现数据处理、控制和传输,FPGA和STM32之间通过FSMC接口实现快速数据交换;装置采集了高压开关设备多个传感器数据,通过工业串口液晶屏作为本地人机交互界面,同时以太网接口通过TCP协议上传数据给远端,实现了高压开关运行状态的在线监测。     

基于FPGA的多通道高速实时信号处理系统设计

在高速实时信号处理系统中常采用 FPGA+DSP 的架构,根据各自的优点,FPGA 主要做前端信号处理和系统控制。结合具体工程项目,分析设计如何在 FPGA 中实现中频正交采样(DDC),FPGA 如何与 TS201实现高速链路口通信,以及如何在 FPGA 中实现多路信号并行实时处理。     

基于DSP+ARM架构的协议转换器设计

介绍基于DSP+ARM架构协议转换器的系统组成及其工作原理,给出了DSP通过EMIF接口与FPGA无缝连接的接口实现,DSP通过HPI接口与ARM高速接口的实现,以及基于ARM的高速以太网接口。简要介绍了基于嵌入式操作系统μClinux的网络编程,给出了实验结果。     

基于SoPC的随动装置在线检测系统设计

针对某型导弹随动装置在线检测的需求,设计了基于SoPC的在线检测系统。系统通过装备预留的检测接口进行数据采集,采用基于FPGA+Nios Ⅱ的SoPC架构,应用FIFO缓存和DMA技术,实现对32路信号的快速采集。采用USB接口芯片ISP1362与工控机进行通信,在工控机采用VisualC++6.0开发平台实现系统的检测显示与故障诊断。经实验调试验证,该检测系统能够实现对该型导弹随动装置的在线检测与故障诊断,具有配置灵活、集成度高、开发周期短和便携性好等特点。     

一种高性能信息处理电路设计

设计了一种DSP+ZYNQ的高性能信息处理电路,并且具有SRIO高速嵌入式系统互联接口.该电路DSP具有8个C66x核,ZYNQ具有一个Xilinx7系列的FPGA和一个双核ARM,基于FPGA实现了SRIO高速通信接口.因此,该电路具有高性能的计算能力、逻辑控制能力、丰富的存储资源和高速的数据传输接口.该方法工程实现简单,达到了实际工程应用状态,在高性能信息处理电路方面,具有较高的应用推广价值.     

基于TS201的高速数据记录仪的设计与实现

本文提出了一种基于TS201的高速数据记录仪,能将雷达模拟信号转换成的数字信号经过处理后实时的按FAT32文件系统存储到固态盘中去。采用DSP+FPGA的硬件架构,FPGA作为接口处理单元,DSP承担整个系统的协调控制,可以通过RS232和RS422接口与外部实现实时通信。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于DSP+FPGA+ASIC的实时红外图像处理系统

设计了一种高性能实时红外图像处理系统。针对红外探测系统,提出了DSP FPGA ASIC的图像处理架构,采用FPGA(EP1S10)实现非均匀性校正等图像预处理,自主研制的ASIC芯片实现图像多级滤波处理,DSP(TMS320C64X)实现红外小目标检测算法,构成处理能力强、接口可靠稳定的图像处理系统。实验测试表明,该实时红外图像处理系统工作稳定、可靠,满足系统性能指标的要求。     

基于DSP和FPGA的1553B总线接口电路设计

文章对1553B总线接口系统进行深入的研究,采用DSP+FPGA技术设计了总线接口系统;DSP和FPGA之间采用EMIF接口进行通信,DSP实现数据控制,FPGA实现1553B通信协议;通过DSP的RS232接口连接PC机对系统进行测试,通过测试系统能实现1553B总线的3种工作模式;该系统的控制结构简单,可靠性高,扩展性好,具有一定的通用性。     

基于FPGA+DSP的数据采集系统设计与实现

文章阐述了一种基于FPGA+DSP构架的数据采集系统的设计与实现。该系统中FPGA先进行模拟量、频率量、离散量输入的采集,以及RS-422、ARINC429总线的数据接收工作,然后将采集和接收到的数据按约定数据格式,通过HPI发送至DSP,DSP按协议要求完成数据的运算、组合等处理后,FPGA控制HPI读取处理结果并控制离散量输出模块、RS422、ARINC429总线按照所需的数据格式和通讯周期将数据输出至相对应的系统。该系统具有丰富的接口,能满足多种类、不同时序周期的总线通讯。     

基于DSP+FPGA架构的嵌入式运动控制平台设计

针对一体化转台控制所需的运动位置的高速采集与实时显示、多工作模式的运动轨迹和位置的实时控制以及远程控制的通信等要求,设计了一种基于DSP和FPGA的嵌入式运动控制平台.所设计的系统充分利用具有丰富外设资源和浮点运算能力的高性能DSP芯片作为主控制单元,并采用FPGA芯片Nios内核为协处理器实现良好的人机交互控制.实验结果表明,该系统具有高集成度、稳定等特点,已成功应用于一体化转台控制系统.     

数字图像处理算法评估系统的硬件设计

为了能对不同的数字图像处理算法进行评估,采用了USB2．0总线技术传送数字图象数据到数字图像处理系统,在硬件设计上采用DSP＋FPGA来完成图像处理任务。整个系统具有处理能力强,重现性好,能完成各种图像处理算法评估。     

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗.以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性.     

一种多路实时语种识别系统设计与实现

对语种识别系统的算法运算量和复杂度进行分析可知：其前端特征提取和预处理部分运算量较小, 且算法相对灵活; 而后端建模分类部分算法运算量较大且算法相对稳定, 是系统实现大规模并行处理的瓶颈。基于此, 提出了一种DSP+FPGA的系统实现架构, 对前端特征提取采用浮点DSP进行算法实现, 而后端则采用FPGA设计进行算法实现, 并对系统进行了性能测试和资源分析, 验证了设计的合理性。     

基于DSP+FPGA结构图像处理系统设计与实现

为了实现视频图像的实时处理，采用基于DSP FPGA的线性流水阵列结构，用现场可编程门阵列FPGA对采集的视频数字图像做预处理，并结合大规模可编程逻辑阵列CPLD进行逻辑控制，实现了视频图像的采集和目标提取的视频数字图像处理系统。介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用。该系统与计算机联结，配以适当的图像处理软件和开发系统，即可形成一个通用的实时图像处理平台。     

基于DSP/FPGA的嵌入式实时目标跟踪系统

提出了一套基于DSP／FPGA的协处理器结构用以实现实时目标跟踪的嵌入式视觉系统。系统由DSP作为主处理器进行全局控制，利用具有流水线并行处理结构的FPGA作为协处理器实时完成DSP分配的处理任务。系统由FPGA快速完成最初的运动估计的结果，DSP在此基础上进一步分析和校正，并将校正信息反馈给FPGA，实现快速而准确的跟踪。     

一种遥测数据实时压缩系统

介绍了一种遥测数据实时压缩系统的设计方案,该设计以FPGA+DSP为硬件架构,以具有一阶差分预测的ARC编码为无损压缩方案,达到了较高的压缩去除率和较快的压缩速度,适合在可靠性要求较高的遥测系统中使用。经实验验证,无损压缩系统有效地缓解了遥测系统的传输带宽压力。