基于SRIO协议的板级芯片互联技术

软硬件结合构建宽带互联并行处理的数据处理系统是实现高速实时数据处理的有效方案。基于这样的方案设计理念,采用多DSP、多FPGA通过SRIO互联来实现一个高速互联的计算网络,数据可以在DSP之间及DSP与FPGA之间高速传输。这样的互联计算网络在数据交互、任务切换、算法分解、计算负载均衡等方面具有较强的适应性、可扩展性。本文介绍了这种基于SRIO互联技术的高速实时数据处理硬件平台,并在该平台上研究了多DSP之间、DSP与FPGA之间的SR10通信技术。     

高速串行接口在基带系统中的应用研究

现有的LTE-A系统基带部分多采用DSP+FPGA的平台构架。DSP作为主控制器,完成物理层算法及流程控制;FPGA则作为协处理器,负责数据处理和定时。如何快速实现DSP与FPGA间的命令交互以及数据传输成为亟待解决的问题。对类似平台及DSP与FPGA的各种接口进行了研究,提出了采用EMIFA接口负责DSP与FPGA间的命令交互,利用高速串行接口SRIO实现DSP与FPGA间的数据传输的新方案。对该方案进行板级联合调试以及Modelsim SE环境下的仿真。调试与仿真结果表明,该方案具有较高的可行性和通用性。     

基于DSP和FPGA的捷联航姿仪的设计

针对捷联航姿系统的发展情况,设计了一种高速、多通道、可扩展的计算机系统.主要描述了系统的硬件电路,采用了高性能DSP为内核,用于高速处理数据;采用FPGA构成主要的外部输入输出接口.FPGA映射到DSP中EMIF的一段地址空间,两者之间通过EMIF接口进行交互.FPGA设计采用VHDL语言描述,DSP程序采用了C语言程序和汇编程序编制.实践证明了系统的高速性和高可靠性.     

FPGA和DSP间基于SRIO的高速通信系统设计

现代信号处理系统通常需要在不同处理器之间实现高速数据通信,SRIO协议由于高效率、低延时的特性被广泛使用.本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法,并通过电路设计和利用处理器的开发工具编程实现了两种处理器间的高速通信.经测试,该系统具有较高的传输效率.     

一种基于FPGA和DSP的高性能PCI数据采集处理卡设计

本文介绍一种基于FPGA和DSP的高性能PCI数据采集处理卡的电路原理设计和PCI接口软件设计。该数据采集处理卡主要采用TI公司的TMS320C6416数字信号处理器和XILINX公司VIRTEX2系列的XC2V1000FPGA芯片,可以灵活的在FPGA和DSP中实现各种信号处理算法程序,从而满足四路模拟信号高速采集和实时处理需求。     

基于DSP和FPGA的海底地形匹配辅助导航系统设计

针对海底地形匹配辅助导航系统中需要多路数据同步接收、匹配结果实时回传的特点,设计了基于DSP和FPGA的多通道实时地形匹配辅助导航系统。该系统通过高性能通用DSP芯片实现实时海底地形匹配算法,通过基于FP-GA的SOPC技术实现多通道数据通信接口和数据流控制,具有电路结构简单、对外接口灵活、功能易于扩展、系统结构可重配置的优点。软件仿真和现场试验结果表明,该系统能够良好的满足水下潜器对于海底地形匹配导航系统的实时性、稳定性、扩展性和体积功耗等方面的要求,具有良好的工程应用前景。     

FPGA+DSP异构视频处理系统中基于SRIO的数据高效传输方法

数据传输一直是影响嵌入式视频系统实时处理能力的关键环节.随着视频应用的多路化和高清化,混合多处理器结构已成为嵌入式视频处理系统的主要发展趋势,异构处理器之间数据的高效传输对系统性能的影响变得比以前更加突出.文中针对FPGA+ DSP异构视频处理系统中的数据传输问题,在分析处理器结构和视频数据格式特征的基础上,提出了一种基于高速串行接口SRIO(Serial Rapid I/O)的数据高效传输方法.该方法分别以FPGA、DSP作为系统的传输、处理核心,在FPGA处理器上采用视频三分量数据重组方法并使用包头信息较小的SRIO流写事务SWRITE(Streaming Write),简化视频传输格式的同时提高了SRIO视频数据包的传输效率;在DSP处理器上通过预定义接收端数据存储单元和采用简洁的SRIO门铃事务(DOORBELL)应答机制,节约了DSP在传输过程中的时间开销.实验结果表明,文中设计的SRIO高效传输方法在占用较少的FPGA资源的条件下传输速度达理论值的81％以上.     

基于TS201与FPGA的信号处理系统

针对现代信号处理的数据量大和实时性高的特点,需要采用高速数字信号处理器及其他高速逻辑器件配合进行处理.基于高性能DSP TigerSHARC201和大规模FPGA STRATIX-EP1S10,提出了DSP和FPGA高速互联的异构系统体系结构,采用了LINK口的通信方式,实现了一种高速信号处理电路.     

ADSP-TS101外部总线接口技术

ADSP-TS101是ADI公司新一代高性能浮点DSP,开始应用在高速数据采集和处理系统中.TS101外部总线接口可编程,方便和各种总线外设接口.本文结合TS101与同步FIFO、SDRAM和FPGA的接口实例,介绍了TS101的接口技术,可作为基于TigerSHARC系列DSP的应用系统设计参考.     

一种交流伺服控制系统的硬件设计研究

提出一种基于TMS320LF2407A+EP1K30TC144-1的交流伺服控制系统,以实现高性能的伺服控制.详细介绍了系统的组成和部分接口电路的设计,其中包括DSP与FPGA接口电路、模拟量输入转换电路、差分整形电路、E2PROM扩展电路、人机接口电路.该系统配置相应的软件可以驱动交流异步电机、永磁同步伺服电机、无刷直流电机.     

基于高速外设模块的多核DSP与FPGA通信系统设计

详细介绍了TI公司TMS320C6678多核DSP高速外设模块EMIF16(外部存储器接口)的功能及特性,利用EMIF模块扩展存储空间大、通信速度快、硬件接口电路简单、性能稳定等特点,设计并实现了一种基于EMIF模块的DSP与FPGA异步通信接口,重点描述了接口通信系统架构设计和具体软件实现。测试验证表明基于该接口可进行DSP与FPGA之间多种格式数据传输,接口运行稳定可靠,扩展了TMS320C6678多核DSP处理芯片与外部器件通信系统接口的设计方式。     

多核DSP和FPGA之间的高速SRIO通信

在高速采样系统中,大量数据需要实时传输到处理器.尤其是系统中存在多个处理器协同工作,就需要高速的总线来交换数据.SRIO总线由于存在连线少、传输速度高等优点,使用较为广泛.本文介绍了多核DSP和FPGA之间使用SRIO进行数据交换的软硬件设计方法,在不同数据需求下,介绍了FPGA将数据直接传输到DSP的DDR3、片内RAM或者多核的共享RAM中.本文研制了硬件系统,给出了各种方式的软件操作方法和实际硬件平台验证,SRIO传输速率达到4 Gbps.     

SRIO与RS422的高速数据存储系统优化设计

在飞行试验中,为解决高速大容量数据在存储过程中出现的SRIO协议断链不重连以及传输可靠性差的问题,提出以FPGA为控制核心的SRIO与RS422相结合的数据存储系统的优化设计。通过实时监视SRIO链路的连接状态标志位并加入了断链重连机制实现断链再恢复,极大增加了数据存储的可靠性。在利用RS422接口电路接收遥测控制信号及状态反馈时,串口增加多次采样判决设计消除受到的外界强干扰,极大提高了系统接收遥测指令的精确度。在多次试验验证下,该优化设计能够实现无误码状态数据反馈和精确接收遥测指令,提高了SRIO链路的传输可靠性,实现了高速、大容量光纤数据的可靠性存储。     

TMS320C6678中的高速串行接口RapidIO研究

本文从嵌入式多核处理器之间高速数据通信的应用出发,结合对TI的TMS320C6678多核DSP的认识,开展了对RapidIO(SRIO)接口协议和TMS320C6678 SRIO模块结构的研究.并在此基础上,工程实现了TMS320C6678片间SRIO通信的详细配置过程,并对其通信性能进行了评测分析,为多核DSP系统级通信的设计提供了一定的参考.     

H.264帧内预测的FPGA实现

实现H.264实时性面临的主要障碍是计算量大,预测操作占其总计算量的30%以上。该文使用FPGA实现一种以梯度作为判据的快速帧内预测算法。该算法借助FPGA逻辑资源丰富、高速并行运算、I/O接口丰富的特点,采用多级流水线、乒乓操作的电路结构。相应的帧内预测模块结构清晰,处理速度较DSP（TMS320C6211）提高46.41倍,满足了视频图像处理的实时性要求。     

McBSP在TD-SCDMA移动终端开发平台中的应用

一种以DSP为主处理器、FPGA为协处理器、基于软件无线电技术的新型TD-SCDMA移动终端开发平台,阐述了主协处理器间数据传输速率对平台性能的重要影响;根据TI公司的高性能低功耗TMS-320VC5510芯片的多通道缓冲串口(McBSP)协议,采用Verilog HDL语言在Xilinx公司的Virtex-II系列FPGA芯片内成功模拟出一个McBSP接口,实现了平台中大容量FPGA与高性能DSP之间的高速串行数据传输,并对接口进行了优化。     

基于DSP+FPGA架构的在线棉结检测装置

为了在梳棉机上实现在线检测监控棉网中的棉结杂质,提出了一种基于DSP+FPGA架构的硬件图像处理在线检测装置,取代传统的PC-Base检测模式;采用符合梳棉机机械结构的光源设计和控制接口,完成对现场的实时监控;利用DSP的扩展能力实现网络数据传输。介绍了该装置的检测原理、光源系统设计、DSP+FPGA处理架构、PLC接口以及终端设计,该系统可应用于高速运动的棉网监控及其它高速运动物体的实时监控,在检测技术与自动化装置研究领域具有重要的实用意义和广泛的应用前景。     

ADSP-TS101外部总线接口技术

ADSP-TS101是ADI公司新一代高性能浮点DSP,开始应用在高速数据采集和处理系统中。TS101外部总线接口可编程,方便和各种总线外设接口。本文结合TS101与同步FIFO、SDRAM和FPGA的接口实例,介绍了TS101的接口技术,可作为基于TigerSHARC系列DSP的应用系统设计参考。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

Synopsys的SRIO controller FPGA原型验证方法

包含SRIO接口的高性能处理器已广泛应用于航空航天通信系统，因此SRIO高速接口功能与性能的验证是系统设计的关键，同时设计可靠完备的验证平台对芯片SRIO controller的原型验证至关重要。本文基于对RapidIO协议的理解，搭建了Synopsys的SRIO controller+Xilinx Transceivers Wizard core FPGA原型验证平台完成对SRIO协议以及功能的验证。测试结果表明，所提的FPGA原型验证平台为芯片设计中的SRIO提供了一种高效的原型验证手段。