具有部分n~+浮空埋层的高压SJ-LDMOS器件新结构

为了抑制衬底辅助耗尽(SAD)效应并提高超结器件击穿电压,提出一种具有部分n+浮空层SJ-LDMOS新结构。n+浮空等位埋层能够调制器件横向电场,使得partial n+-floating SJ-LDMOS比传统SJ-LDMOS具有更加均匀的电场分布。通过三维仿真软件对新器件结构分析,与传统SJ-LDMOS进行比较。仿真结果表明,具有部分n+浮空层SJ-LDMOS结构的器件能将器件的击穿电压从138V提高到302V,且比导通电阻也从33.6mΩ·cm2降低到11.6mΩ·cm2,获得一个较为理想的低导通电阻高压功率器件。     

低导通电阻沟槽栅极LIGBT的模拟研究

横向绝缘栅双极晶体管(LIGBT)采用少数载流子的注入来降低导通电阻,完成了5μm外延层上普通LIGBT(C-LIGBT)、3μm外延层上的Trench Gate LIGBT(TG-LIGBT)设计及仿真.研究了利用沟槽结构改善LIGBT的正向特性和利用RESURF技术改善TG-LIGBT的反向特性.通过Silvaco TCAD软件验证了了击穿电压大于500 V的两种结构LIGBT设计,实现了导通压降为1.0 V,薄外延层上小元胞尺寸,且有低导通电阻、大饱和电流的TG-LIGBT器件.     

500V沟槽阳极LIGBT的设计与优化

介绍一种双外延绝缘体上硅(silicon on insulator,SOI)结构的沟槽阳极横向绝缘栅双极型晶体管(trenchanode lateral insulated-gate bipolar transistor,TA-LIGBT).沟槽阳极结构使电流在N型薄外延区几乎均匀分布,并减小了元胞面积;双外延结构使漂移区耗尽层展宽,实现了薄外延层上高耐压低导通压降器件的设计.通过器件建模与仿真得到最佳TA-LIGBT的结构参数和模拟特性曲线,所设计器件击穿电压大于500 V,栅源电压Vgs=10 V时导通压降为0.2 V,特征导通电阻为123.6 mΩ.cm2.     

N型LDMOS器件在关态雪崩击穿条件下的退化

针对功率开关管在未箝位电感性开关转换时会反复发生雪崩击穿,引起器件参数退化的问题,对一种20 V N型横向双扩散MOS器件(NLDMOS)在关态雪崩击穿条件下导通电阻的退化进行研究.通过恒定电流脉冲应力测试、TCAD（technology computer aided design）仿真和电荷泵测试,分析研究导通电阻退化发生的区域及退化的微观机理,并针对实验结果提出2种退化机制：(1) NLDMOS漂移区中的空穴注入效应,这种机制会在器件表面产生镜像负电荷,造成开态导通电阻Ron的减少;(2)漂移区中的表面态增加效应,这种机制会造成载流子迁移率的下降,引起Ron的增加.这2种机制都随着雪崩击穿电流的增加而增强.     

基于超结结构的肖特基势垒二极管

在功率半导体器件中,高的反向击穿电压和低的正向导通电阻之间的矛盾关系是影响其发展的主要因素之一,选用超结结构替代功率半导体器件中的传统电压支持层能够有效缓解这一矛盾关系。该文设计和实现了一种超结肖特基二极管,其中的电压支持层采用P柱和N柱交替构成的超结结构。在器件的制作方面,选用成熟的单步微电子工艺,通过4次N型外延和4次选择性P型掺杂来实现超结结构。为便于对比分析,设计传统肖特基二极管和超结肖特基二极管的电压支持层厚度一致,且超结结构中P柱和N柱的杂质浓度均和传统肖特基二极管的电压支持层浓度一致。测试得到传统肖特基二极管的反向击穿电压为110 V,而超结肖特基二极管的反向击穿电压为229 V。表明采用超结结构作为功率半导体器件的电压支持层能够有效提高反向击穿电压,同时降低器件的正向导通电阻,并且当P柱区和N柱区内的电荷量一致时器件的击穿电压最高。     

基于模块导通电阻的碳化硅MOSFET键合线健康状态评估方法

碳化硅MOSFET(SiC MOSFET)作为第三代半导体产品中的关键器件,在越来越多的领域发挥着至关重要的作用。随着SiC MOSFET的功率越来越大和应用的领域越来越多,SiC MOSFET模块的失效问题亟需重视。首先分析了SiC MOSFET模块工作的原理,讨论了SiC MOSFET模块检测的必要性,然后提出了一种基于模块导通电阻的检测方法,该方法可在不拆开模块封装的情况下对模块键合线的健康状态实现监测。为了验证所提方法的有效性,通过剪断不同数量键合线模拟实际键合线断裂程度,测量了键合线处于不同健康状态下的模块导通电阻,同时对温度和导通电流进行了归一化处理,消除了温度对测量结果的影响。     

10 kV SiC LBD-MOSFET结构设计与特性研究

针对SiC MOSFET体二极管双极退化效应,该文提出了一种集成低势垒二极管的10 kV SiC MOSFET器件新结构(LBD-MOSFET)。该结构通过在一侧基区上方注入N阱,降低了漏源间的电子势垒,从而在元胞中形成一个低势垒二极管(LBD)。当LBD-MOSFET在第三象限工作时,低的电子势垒使LBD以更低的源漏电压开启,有效避免了体二极管开通所导致的双极退化效应。二维数值分析结果表明,SiC LBD-MOSFET的击穿电压达13.5 kV,第三象限开启电压仅为1.3 V,相比传统结构降低48%,可有效降低器件第三象限导通损耗。同时,由于LBD-MOSFET具有较小的栅漏交叠面积,其栅漏电容仅为1.0 pF/cm2,器件的高频优值为194 mΩ·pF,性能相比传统结构分别提升了81%和76%。因此,LBD-MOSFET适用于高频高可靠性电力电子系统。     

碳化硅MOSFET静态特征参数及寄生电容的高温特性研究

为了获取碳化硅(Si C)MOSFET功率器件静态特性及寄生电容随温度的变化规律,以Cree公司第二代1200V/36A碳化硅MOSFET为研究对象,利用Agilent B1505A功率器件分析仪/曲线追踪仪在不同温度下对器件的静态特性及寄生电容进行测量。并基于已有硅(Si)MOSFET的静态特性理论,结合碳化硅材料的温度特性,详细分析了碳化硅MOSFET静态特征参数的温度特性。研究结果表明碳化硅MOSFET的跨导具有与硅器件完全不同的温度特性,并且相比于第一代碳化硅MOSFET,第二代器件的泄漏电流表现出更低的温度依赖性。然而随着温度升高,第二代碳化硅MOSFET的导通电阻较第一代增长更快,但增长依旧远低于硅MOSFET。     

基于Levenberg-Marquardt算法的碳化硅MOSFET建模研究

为了更快速准确地对碳化硅MOSFET功率器件进行开关行为预测与分析,需要建立其静态和动态行为模型. 静态模型包括不同温度下的转移特性曲线和输出特性曲线,以及寄生非线性电容曲线等. 提出了一种基于EKV公式改进的曲线拟合公式和一种新的非线性电容拟合公式,利用Levenberg-Marquardt算法进行参数拟合,建模速度快,模型误差小. 动态模型在考虑封装寄生电感和寄生非线性电容等非理想条件下,分别建立器件导通和关断过程每一个阶段的栅源极电压、漏源极电压、肖特基二极管电压、栅极电流和漏极电流的电路微分方程组,再以每一个阶段结束时的状态变量作为下一个阶段的初始条件. 采用4阶龙格库塔法求解上述微分方程组的数值解,并与LTspice仿真波形进行对比分析. 结果表明,上述建模方法能较好地描述器件的动态行为特性.     

SiC MOSFET与Si MOSFET在开关电源中功率损耗的对比分析

碳化硅(SiC)MOSFET是一种新型高压功率开关器件,具有导通电阻低、开关速度极快的特点。本文分析了功率MOSFET在开关电源中的功率损耗,以1 200 V/24 A的SiC MOSFET和硅(Si)MOSFET在相同的测试条件下进行了功率损耗的对比测试。实验结果表明,在相同的驱动条件和负载条件下,SiC MOSFET的开关速度明显快于Si MOSFET,同时功率损耗明显降低,即使直接采用SiC MOSFET替代Si MOSFET也会使得开关电源的效率明显提升。     

MAX471在限流稳压电源中的应用

改进了某井下物探仪器的电源电路,采用MAX471进行电流取样,可以显著降低电流取样引起的压降,用P型大功率MOSFET替代原电路中的限流管和电源电压调整管,设计成功一种新型超低压差限流稳压电路,提高了电源效率,取得了很好的实际应用效果.     

HVIC中的高压器件：RESURF结构LDMOSFET

RESURF(减小表面电场)结构的LDMOSFET(水平沟道二次扩散MOS场效应晶体管)是HVIC(高压集成电路)中较为理想的高压输出器件。本文对RESURF结构的LDMOSFET进行了理论与计算机分析,为探求该器件的设计依据及其与双极器件相兼容的工艺方案,设计了一个包含有NPN,PNP晶体管及不同漂移区长度的RESURF试验模型,并进行了工艺流片,获得了耐压为350V与低压双极器件相兼容的高压RESURF结构的LDMOSFET。     

90nm CMOS工艺下3×VDD容限静电检测电路

提出一种90nm 1.2VCMOS工艺下只用低压器件的新型3×VDD容限的静电检测电路.该电路利用纳米工艺MOSFET的栅极泄漏特性和反馈技术来控制触发晶体管并进而开启箝位器件(可控硅整流器),同时采用多级叠加结构以承受高电压应力.在静电放电时,该电路能产生38mA的触发电流.在3×VDD电压下工作时,每个器件都处于安全电压范围,在25℃时漏电流仅为52nA.仿真结果表明,该检测电路可成功用于3×VDD容限的接口缓冲器.     

提高雪崩击穿电压新技术——深阱终端结构

研究了深阱终端结构提高击穿电压的原理,模拟分析了阱中介质、阱深、阱宽及阱表面场板对击穿电压的影响。结果表明,带有场极的深阱终端结构可以提高击穿电压到平行平面结的90%。同时,深阱终端结构在不减小散热面积的情况下,还大大减小了结面积,减小了漏电流,有助于改善器件的频率特性,提高器件的稳定性。     

隧穿电流影响下的小尺寸电路设计

对于具有超薄的氧化层的小尺寸MOSFET器件,静态栅隧穿漏电流的存在严重地影响了器件的正常工作,基于新型应变硅材料所构成的MOSFET器件也存在同样的问题。为了说明漏电流对新型器件性能的影响,利用双重积分方法提出了小尺寸应变硅MOSFET栅隧穿电流理论预测模型,并在此基础上,基于BSIM4模型使用HSPICE仿真工具进行了仔细的研究,定量分析了在不同栅压、栅氧化层厚度下,MOSFET器件、CMOS电路的性能。仿真结果能很好地与理论分析相符合,这些理论和实验数据将有助于以后的集成电路设计。