高速宽带锁相环的相位噪声影响研究

介绍了一种高速宽带锁相环的架构设计和基本原理。设计了双压控振荡器结构,使得锁相环输出时钟信号的频率范围达到6.0~12.5 GHz。基于锁相环的线性模型,从理论上分析了各单元电路的相位噪声对总体输出相位噪声的影响。基于65 nm CMOS工艺,根据各单元电路相位噪声的典型数据,对锁相环的输出相位噪声和等效时钟抖动等参数进行了仿真。结果表明,电荷泵、输入参考时钟、分频器、压控振荡器对整体输出噪声的贡献分别为35.8%、30.3%、18.3%、14.6%,环路滤波器对相位噪声贡献很小。锁相环的整体仿真结果显示,在各种工艺角下,锁相环的输出时钟信号频率均可达到12.5 GHz,高频输出相位噪声带来的时钟抖动均小于1 ps。     

基于相位噪声分析的小型化24GHz数字锁相源设计

基于相位噪声分析方法仿真了微波锁相环,根据仿真结果成功设计制作了小型24GHz数字锁相环,总体电路尺寸仅2cm×3.5cm×4cm.偏离24GHz载频1kHz处的相位噪声-67dBc/Hz,采用高性能的晶振会获得更优异的相位噪声指标.输出功率为7.9dBm,其长期稳定度与参考晶振的长期稳定度一致.测试结果表明:基于相位噪声分析的数字锁相频率源设计方法是可行的.该信号源可用于小型化多普勒雷达测速系统.     

数字锁相环频率源相位噪声分析

首先对频率源相位噪声的原理及其表征进行了简要的阐述,然后从数字锁相环频率源的分析模型出发,对其相位噪声谱密度进行了推导,同时分析了影响相位噪声的各项主要因素．最后提出了提高数字锁相环频率源相位噪声性能的一些方法。     

数字锁相环在位同步中的应用与实现

给出了一种适用于数字接收机的位同步数字锁相环算法.首先分析了数字锁相环的各个组成部分,详细推导了数字锁相环路中环路滤波器参数、鉴相增益等各个参数的计算公式;然后利用 Matlab分别仿真了环路对输入信号相位和频率阶跃的响应,对仿真结果进行了分析.仿真结果表明,采用数字锁相环的位同步电路对输入信号的相位和频率阶跃具有较好的跟踪性能.最后说明了在环路设计中应该注意的几个问题.     

C波段频率源设计及性能分析

采用锁相环技术设计了一种稳定、低噪声的C波段频率源。建立了锁相环的相位噪声模型并分析影响相位噪声的因素,进行了锁相环低通滤波器的设计。利用软件对环路的稳定性和相位噪声进行仿真,相位裕度在45°以上,环路工作稳定,且具有较好的相位噪声特性     

混频分频锁相式雷达频率合成器的相位噪声

本文分析了雷达频率合成器中各环节的相位噪声,并利用锁相环传递函数,推导出常用的混频,分频锁相环的输出相位噪声与各部分相位噪声的关系式,指出了实现低相噪设计的方法.     

一种低相位噪声采样时钟源的设计

分析了锁相环频率合成器与数字直接频率合成器的原理,阐述了二者性能的优劣。并在此基础上设计了一款低相位噪声的采样时钟源。该频率源结合锁相环和直接数字频率合成器的优势,在75 MHz时相位噪声可达-119 dBc@1 kHz、-116 dBc@100 kHz。     

锁相环频率合成器最优环路带宽的选取

锁相环频率合成器环路带宽值的选取直接影响其输出相位噪声。基于此,本文首先介绍了锁相环的基本组成部分,然后分析了晶振、集成锁相芯片和压控振荡器相位噪声对频率合成器环路输出端的噪声影响,从而导出了最优环路带宽计算公式。并且通过基于PE3236芯片的频率合成器的输出相位噪声测量对最优环路带宽公式正确性进行了验证。结果表明:当根据最优环路带宽公式取值时,锁相环频率合成器的输出相位噪声满足实际应用需求。     

有线数字电视用CMOS锁相环及其相位噪声分析

论文设计了一个满足有线数字电视接收的CMOS锁相环集成电路。针对DVB-C接收标准,细化了电荷泵锁相环的相位域模型,根据该模型推导了各模块噪声的传输函数;对锁相环各模块的噪声特性进行了分析,根据相位误差优化目标,提出了优化重点。测试结果表明,在整个电视接收带宽内根据分析结果来优化的锁相环相位误差小于3.9°。内含该锁相环的电视调谐器实现了对DVB-C64QAM数字电视信号清晰接收。     

一个新结构低功耗2.5 GHz CMOS LC压控振荡器的设计

压控振荡器是锁相环电路的关键的组成部分之一,采用新的电流复用结构,可以明显降低该电路的功耗,而且由于没有尾电流,新结构还能有效改善电路的相位噪声.在TSMC 0.18 CMOS 1P6M工艺下的仿真结果表明:在1.25 V供电电压下振荡器的调节范围是2.26 GHz到2.76 GHz,在频偏1 MHz处的相位噪声为--130 dBc/Hz,平均功耗不超过1.2 mW.     

Decision-directed PLL for coherent optical pulse CDMA systems inthe presence of multiuser interference, laser phase noise, and shotnoise

A digital decision-directed phase-locked loop (PLL) for use in optical pulse code-division multiple-access (CDMA) systems based on coherent correlation demodulation is proposed. PLL performance is affected by multiuser interference, laser phase noise and optical shot noise. The effect of these sources of interference and noise on PLL performance is evaluated based on a nonlinear model (the Fokker-Planck method) since a linear analysis yields large deviations between the analytical results and actual performance at low signal-to-noise ratios (SNRs). After describing the implementation of the PLL, the steady-state probability density function (pdf) of the phase estimator is derived. Numerical evaluation of the variance of the phase estimator is given for Gold codes. The linewidth requirements of the laser for an acceptable phase estimator variance and the value of the optimal loop bandwidth minimizing the impact of the interference and noise on the PLL are discussed     

An MMIC local oscillator for 16-QAM digital microwave radio systems

The first MMIC local oscillator for 16-QAM digital microwave systems is presented. The key advance is achieving the very low phase noise required by such systems. Low phase noise is realized with a low phase noise VCO (voltage-controlled oscillator) that is installed into a new PLL (phase-locked loop). Although the developed local oscillator is 90% smaller than the existing Dielectric Resonator-based local oscillators, it achieves comparable receiver performance     

Hybrid Carrier and Modulation Tracking Loop Performance in RFI

The operation of a hybrid tracking (HT) phase-locked loop (PLL) in radio-frequency interference (RFI) is considered. Results from a perturbation analysis for the loop phase error in continuous-wave (CW) RFI are found to compare favorably with results obtained by digital computer simulation. These results, together with simulation results for wide-band (in comparison to the loop bandwidth) RFI, indicate that loop structures which track both on the signal carrier and modulation components are advantageous in RFI plus Gaussian noise backgrounds.     

应用锁相环技术判别混沌相变的方法

针对经典的李氏指数法(Lyapunov Exponential Method)等混沌相变判别方法复杂度高的问题,提出了一种应用锁相环技术判别混沌相变的新方法.首先,理论推导了混沌系统的解析特性,分析了系统在不同相态下含有的频率成分;然后,构建了针对混沌系统的数字锁相环模型,研究锁相环下混沌态和大周期态呈现的频率特性;最后,提出了一种基于锁相环技术的混沌相变判别新方法.仿真实验显示,相比于李氏指数法,所提方法判别速度快一个数量级,检测差错率为0时,性能提高近2 dB.新方法应用锁相环技术,简便易行,判别速度快,为混沌相变判别的工程应用提供了新的手段.     

锁相式频率合成器相位噪声分析与仿真

相位噪声是影响频率合成器性能的重要指标,首先分析了锁相式频率合成器各个组成部分的相位噪声,然后根据相位噪声传输函数,建立了频率合成器相位噪声的精确仿真预测模型.为了验证仿真方法的可靠性,设计了一个输出频率为2GHz的频率源,实验测得的相位噪声曲线和仿真结果非常吻合.     

低相位噪声数字电视QAM调制器的实现

介绍了相位噪声指标在数字电视中的重要性,分析了QAM调制器中相位噪声的来源,并以BARCO公司的QAM调制器为例,提出了通过选择高性能、低相位噪声的压控振荡器、频率合成器,设计滤波特性好、带宽合适的环路滤波器来实现低相位噪声数字电视QAM调制器的方法.     

基于双环X波段低相噪频率合成器的设计与实现

基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。     

基于锁相环的光纤通信用10 MHz频率源设计

为得到符合工程实际、性能优良的光纤通信设备频率源,基于锁相环原理设计一款10MHz的频率合成器。首先根据频率源系统的要求提出技术指标,接着选定系统总体结构和组成,在详细分析系统的工作原理基础上进行元件的选型,然后用ADS仿真分析方案的可行性,并用ADIsimPLL仿真辅助设计系统的电路。结果表明,该频率合成器输出频点、相位噪声、锁定时间、相位裕度等均达到设计指标要求。     

某型多调制方式低相噪毫米波频率源设计

介绍了一种低相噪、多调制方式毫米波频率源方案,采用直接数字频率合成(DDS)+锁相环(PLL)技术,通过引入FPGA解决了同时产生多调制编码单元的难题。详细分析了数字调制编码单元,给出了软件控制流程、m序列Modelsim仿真结果以及环路滤波器设计参数。实测结果表明,调制信号中心频率30 GHz,输出功率大于4 dBm,相位噪声优于-100 dBc/Hz@100 kHz。