一种用于数模转换器的电流-电压转换电路

介绍了一种用于数模转换器的电流 电压转换电路。在数模转换器的负载电阻片内集成的情况下 ,利用文中提出的电流 电压转换电路 ,数模转换器实现了要求的宽摆幅电平输出 (全“0”输入时 ,输出低电平 - 3V ;全“1”输入时 ,输出高电平 3 5V)。整个数模转换器电路用 1 2 μm双层金属双层多晶硅n阱CMOS工艺实现。其积分非线性误差为 0 4 5个最低有效位 (LSB) ,微分非线性误差为 0 2LSB ,满摆幅输出的建立时间小于 1μs。该数模转换器使用± 5V电源 ,功耗约为 30mW ,电路芯片面积为 0 4 2mm2 。     

一种14位125MHz采样/保持电路的设计

设计了一种高性能采样/保持(S/H)电路,采用全差分电容翻转型的主体结构,有效减小了噪声和功耗.在电路设计中,采用栅压自举开关,极大地减小了非线性失真,同时,有效地抑制了输入信号的直流偏移.采样/保持放大器电路采用折叠共源共栅结构,由于深亚微米工艺中器件本征增益减小,S/H电路为达到更高增益,采用增益提升技术.设计的采样/保持电路采用0.18μm1P5M工艺实现,在1.8V电源电压、125 MHz采样速率下,输出差动摆幅达到2 V(VP-P),输入信号到奈奎斯特频率时仍能达到98 dB以上的无杂散动态范围(SFDR),其性能满足14位精度、125MHz转换速率的流水线ADC要求.     

对基于力敏元件的天平系统偏移进行补偿的电路

设计电阻桥式传感器与5V单电源供电的ADC之间的接口是一个新的挑战.有些应用需要输出电压在OV到满量程电压(如4.096V)之间以高精度波动.对大多数单电源仪表放大器,当输出信号接近0V、接近单电源低输出摆幅限制时,会出现问题.     

非制冷红外焦平面阵列读出电路设计

针对SOI二极管型非制冷红外探测器,设计了一种新型读出电路(ROIC)。该电路采用栅调制积分(GMI)结构,将探测器输出电压信号转化为电流信号进行积分。设计了虚拟电流源结构,消除线上压降(IR drop)对信号造成的影响。电路采用0.35μm 2P4M CMOS工艺进行设计,5V电源电压供电。当探测器输出信号变化范围为0~5mV时,读出电路仿真结果表明:动态输出范围2V,线性度99.68%,信号输出频率5MHz,功耗116mW。     

一种基于新的偏置电路的低电压带隙基准电压源设计

通过设计带隙基准电压源中共源共栅电流镜的偏置电路以实现低电源电压工作。该偏置电路原理是利用一个始终工作在线性区的MOS管来使共源共栅电流镜的两个级联管均工作在饱和区边缘提高输出电压摆幅,从而降低电源电压。电路基于Chartered0.25μmN阱CMOS工艺实现,Hspice仿真结果与分析计算结果相符。基于这种偏置电路所设计的带隙基准电压源最低工作电压仅为2V,温度系数为12×10-5/℃,电源抑制在频率为1～10kHz时为-98dB,1MHz～1GHz时为-40dB。     

智能车磁导航中的信号调理电路设计

以检测线圈作为磁导航智能车的赛道检测传感器,估算出检测线圈输出的感应电动势约为毫伏级,而智能车控制电路要求的信号是0-5 V的直流电压.以此为出发点,以宽带集成放大器MAX4451为核心,设计了可在单电源条件下工作、具有放大和正半周包络检波功能的信号调理电路,通过降低电路的直流偏置电压增大电路的输出摆幅.对于多个竖直放置的检测线圈及信号调理电路.通过比较输出电压的相对最大值作为判断赛道位置的依据,而不受赛道激磁频率、激磁电流变化的影响.     

单电源供电放大电路INA155

<正> INA155是BB公司新推出的一种用CMOS工艺生产的单电源放大电路,其输出摆幅接近电源电压。该器件主要特点有:工作电压为2.7～5.5V;输出摆幅与电源电压之差小于10mV;失调电压低,典型值为±200μV;失调漂移小,典型值为+5μV/℃;内部固定增益为10或50;工作温度范围为-55～125℃;输入偏置电流小;增益为10时带宽为550kHz;压摆率为6.5V/μs。INA155采用SO-8或MSOP-8封装。     

单电源I/F转换电路设计

介绍了单电源I/F转换电路的设计方法和功能。利用OPA2335AID、TS5A23166外加滞回电压比较器、CMOS开关等器件构成的单电源I/F转换电路,能将4～20 mA电流信号或1～5 V电压信号转换为10～50 kHz的方波信号。采用3～5 V单电源供电,输出线性度可达+0.1% FS。电路结构简单,稳定性较高,线性度好。     

0.5μm CMOS 622Mb·s-1 LVDS驱动器芯片设计

文中采用0.5μm CMOS工艺设计并实现了LVDS驱动电路,整个电路由单端输入-差分输出转换电路、偏置电路、驱动输出电路和共模反馈电路组成。该电路芯片面积仅为0.47mm×0.35mm,测试结果表明,采用5V电源供电时直流功耗为30mW,输出电压摆幅及输出共模电平都满足TIA/EIA-644-A标准,电路最高工作速率高于622Mb·s~(-1),可以应用于LVDS传输系统。     

高速ADC中折叠电路的改进

针对8bit 125Ms/s折叠插值A/D转换器芯片设计,文中提出了一种新的折叠波产生算法,在低压设计中节省了电压设计余度.折叠电路的尾电流源采用低压宽摆幅的共源共栅结构,使差分对的尾电流源更匹配,改善了整个A/D转换器的非线性;折叠电路输出端采用跨阻放大器输出,提高了折叠电路输出端的带宽;采用共模反馈电路,使折叠输出的共模点更稳定,减小了折叠波的过零点失真.整个电路采用2.5V低电压设计,UMC 0.25μm的工艺模型参数,用Hspice对A/D电路进行模拟验证.结果表明,此电路取得了预期结果.