共查询到19条相似文献,搜索用时 359 毫秒
1.
2.
陶瓷基片成型方法及合理选用 总被引:1,自引:0,他引:1
陶瓷基片成型方法有轧膜法、热压铸法和流延法等。不同的成型方法能达到的技术指标和生产成本不同,用户应根据生产产品的实际需要合理选用基片。 相似文献
3.
4.
高纯氧化铍陶瓷基片及金属化研究 总被引:1,自引:1,他引:0
氧化铍陶瓷原料纯度、杂质含量、煅烧温度、颗粒度分布、成型方法、烧结曲线陶瓷基片十分重要.特别是成瓷后的基片晶粒大于45 μm,直接影响抗折强度、体积密度、金属化抗拉强度(晶粒粗大抗拉强度低于30 MPa),氧化铍陶瓷基片采用轧膜成型,由于轧膜成型具有方向性,坯件中水分含量控制不严(南方坯件容易吸潮),烧成坯件有收缩变化,使基片产生开裂变形及翘曲,对金属化印刷、电镀及键合强度具有不同程度的影响.本文通过原料制备、成型、烧成等工艺进行研究控制,使氧化铍陶瓷基片及金属化的合理性、稳定性得到进一步提高和完善. 相似文献
5.
已摸索出一套在引进的流延设备上使用国产原料成型压电陶瓷滤波器基片的流延成型工艺。文中讨论了影响流延质量的主要因素,并给出了具有实用意义的实验结果。 相似文献
6.
《电子元件与材料》2016,(4):4-6
单层片式瓷介电容器产业化对制备该系列产品所需的陶瓷介质基片提出了很高的质量要求,要求陶瓷介质基片(长度×宽度×厚度=(25~50)mm×(25~50)mm×(0.1~0.3)mm)厚度均匀(五点测试,偏差≤0.01 mm)、表面平整(翘曲度≤0.05 mm/25 mm)、表面光洁、无凹坑和无杂质等缺陷。通过采用"垫片负重"、"生坯垒烧"和"生坯垒烧+垫片负重"烧结方式进行陶瓷介质基片的烧结试验,然后对不同烧结方式制备的介质基片表面质量进行分析和评价。结果表明:采用"生片垒烧+垫片负重"烧结方式制备出尺寸为40 mm×40 mm×0.25 mm的介质基片,其厚度均匀(最大偏差为0.003 mm)、表面平整(翘曲度≤0.05 mm/25 mm),陶瓷介质基片满足单层片式瓷介电容器后续工序对其表面质量的要求。 相似文献
7.
8.
本文根据实验数据分析了不同成型工艺对PTC陶瓷电性能的影响,干压成型和静水压成型过程中混入的铁杂质较少,均能制得半导化良好的PTC陶瓷;而轧膜成型混入铁杂质较多,产品不易半导化。文中提出了干压成型小型瓷件时应予注意的事项。 相似文献
9.
10.
11.
在被釉氧化铝陶瓷基片上,采用真空电阻蒸发法和等离子体增强化学气相沉积法制备了Au/NiCr电极薄膜及氮化硅(SiNx)介质薄膜,并对薄膜进行光刻图形化,制成了Au/NiCr/SiNx/Au/NiCr结构的MIM电容器。研究了所制电容器的介电性能、介温性能和I-V特性等电学性能。结果表明:所得MIM电容器具有很低的介电损耗(1MHz时tanδ为0.00192)及很高的电压稳定性;在–55~+150℃的范围内其1MHz时的电容温度系数为258×10–6/℃;另外,其I-V特性曲线显示出较好的对称性,漏电流密度较低,可承受较高的电压。 相似文献
12.
电子陶瓷材料发展现状、展望与思考 总被引:5,自引:1,他引:4
综述了电子陶瓷的现状及发展趋势。重点介绍了基板材料、电阻基体材料、电容器陶瓷介质材料、压电陶瓷材料、微波陶瓷介质材料、热敏陶瓷材料,并对未来发展进行了展望与思考。 相似文献
13.
金属PTC陶瓷复合材料结构及其导电机理 总被引:2,自引:0,他引:2
研究了金属PTC陶瓷复合材料的电学性能和其材料组分。结果表明,掺入金属的PTC陶瓷材料经氮气中烧结,然后在空气中进行热处理,材料表面形成高势垒层,金属PTC陶瓷复合材料的室温电阻较PTC的陶瓷高。样品之中存在大量不同类型的极化,在低温时样品电阻较高,温度增加后,大量各种类型离子极化出现,在变价金属铁的变价导电作用下,削弱表面势垒,使金属PTC陶瓷复合材料电阻降低,表现出NTC现象。在电场作用下,正负电荷、晶粒畸变和空位缺陷等产生空间电荷极化使金属PTC陶瓷复合材料有较高介电常数。介电损耗(tgδ)频谱和介电δ温度谱上都出现一个介电峰,其主要原因是跃迁极化,金属阳离子由一个位置跃迁到另一个位置,在介电损耗所对应的频率和温度时出现跃迁极化率最大 相似文献
14.
硅基高密度电容器是利用半导体3D深硅槽技术和应用高介电常数(高K)材料制作的电容。相比钽电容和多层陶瓷电容(MLCC),硅基电容具有十年以上的寿命、工作温度范围大、容值温度系数小以及损耗低等优点。文章研究原子层沉积(ALD)制备的Al2O3薄膜的介电特性,通过优化ALD原子沉积温度和退火工艺,发现在沉积温度420℃和O3气氛退火5 min下,ALD生长的Al2O3薄膜击穿强度可大于0.7 V/nm,相对介电常数达8.7。制成的硅基电容器电容密度达到50 nF/mm2,漏电流小于5 nA/mm2。 相似文献
15.
采用轧膜成型工艺制备了掺杂有稀土氧化物的钛酸锶钡(BST)陶瓷,研究了不同稀土(Sc,Y,La,Ce,Pr,Nd和Sm)氧化物掺杂对其微观形貌、介电性能和热释电性能的影响。结果表明,Sc掺杂大幅降低了BST陶瓷的εr,严重劣化了BST陶瓷的热释电性能,并引起了长条状晶粒在BST陶瓷中的出现;Y掺杂则显著提高了BST陶瓷的热释电性能,并最终获得了εr为7111、tanδ为0.65×10–2、热释电系数p为5.5×10–7C·cm–2·℃–1、探测率优值Fd为8.49×10–5Pa–1/2的热释电BST陶瓷材料,有望在红外探测领域得到应用。 相似文献
16.
为了解决电子陶瓷薄膜的高精密与超薄化流延问题将硬磁盘存储系统中磁头相对磁盘的动压悬浮运动理论运用于电子陶瓷流延过程中,建立了动压悬浮流延法,并给出了流延头相对流延辊子的动静态物理模型.根据该模型所确立的动力学方程式,对其流延过程的动力学特性进行了计算机仿真,获得了系统各参数对流延系统稳定性的影响规律,并利用仿真结果得到实现系统动压悬浮的合理参数,确保了系统的稳定性。 相似文献
17.
18.
陶瓷厚膜和薄膜混合电致发光器件 总被引:1,自引:1,他引:0
使用PbMg1/ 3Nb2 / 3O3 PbTiO3 PbCd1/ 2 W1/ 2 O3三元系电容器瓷料 ,采用流延工艺成膜 ,丝网印刷内电极 ,在 930~ 950℃下低温烧结的方法制备了陶瓷衬底。陶瓷厚膜在室温下的相对介电常数εr>1.4× 10 4 ,损耗tanδ≈ 1% ,具有极高的品质因素 (大于等于 80 μC/cm2 )。理论分析了电致发光器件的阈值电压与绝缘介质特性的关系。直接在陶瓷厚膜上制备了MIS结构和MISIM结构的以陶瓷厚膜为绝缘层的ZnS :Mn低压驱动电致发光器件 相似文献
19.
采用传统陶瓷制备工艺,以容差因子为依据进行CuO掺杂,制备了可在较低温度烧结成瓷的Ba_(0.6)Sr_(0.4)TiO_3(BSTO)基陶瓷.结果表明,w(CuO)=0.5%~4.0%的BSTO基陶瓷可在1 200 ℃烧结成瓷,且不会引入杂相.介电性能测试表明,在室温低频下,随CuO掺杂量的增加,BSTO陶瓷的介电常数增加,而介电损耗降低;在微波频段下,BSTO基陶瓷的介电常数和介电损耗均随CuO掺杂量的增加而增大.可调性测试表明,在1 kV/mm的直流偏压下,各BSTO基陶瓷掺杂样的可调性均大于10%,其中,试样w(CuO)=1%的可调性达到13.2%. 相似文献