用VHDL设计CRC发生器和校验器

用VHDL设计了一个在数字传输中常用的校验、纠错模块--循环冗余校验CRC模块,完成数据传输中的差错控制.通过时序仿真波形可看出,当输入12位信息位时,通过CRC发生器和校验器,可得到准确的输出.     

用VHDL设计CRC发生器和校验器

用VHDL设计了一个在数字传输中常用的校验、纠错模块———循环冗余校验CRC模块 ,完成数据传输中的差错控制。通过时序仿真波形可看出 ,当输入 12位信息位时 ,通过CRC发生器和校验器 ,可得到准确的输出     

WiMAX数据传输加密方案设计与实现

AES-CCM算法是WiMAX采用的数据加密算法.通过深入分析AES-CCM算法原理,对802.16协议中CCM模式应用规则存在的安全隐患提出了改进措施.根据802.16协议中CCM模式的应用规则,在富士通3400 WiMAX开发板ARM+VxWorks平台下实现了802.16 MAC PDU的构建、AES-CCM算法、32位CRC校验、8位CRC校验.并且提出和实现了算法在WiMAX设备中的应用方法,最后采用应用模块对算法进行了测试,结果算法模块的正确性和可应用性.     

基于智能卡标准的循环冗余校验码的研究与实现

分析了国内外智能卡应用中CRC校验方法的异同,深入研究了智能卡标准及CRC生成多项式,并把CRC的两种计算类型融合在一起,结合智能卡标准中CRC校验的特点提出了一种新的CRC计算模块的硬件实现方法．根据此方法完成了一种CRC计算模块的硬件设计,对设计进行了RTL仿真验证,通过了FPGA验证,并实施了投片．该芯片已经通过流片测试,结果表明模块功能和性能达到设计指标,性能良好．     

并行CRC在FPGA上的实现

循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于FPGA在通讯领域和数据存储的应用越来越广泛,CRC的编码解码模块已经是FPGA上的常用模块了。采用超前位计算实现CRC在FPGA上的并行运算,通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。     

基于FPGA的循环冗余校验算法实现

循环冗余校验(CRC)码是数据通信中广泛应用的一种差错检测码。在介绍CRC原理的基础上,以常见的CRC-16为例,用VerilogHDL硬件描述语言设计该算法。利用Altera公司的EDA开发工具软件QuartusII6.0,给出仿真波形图以及可以共享的模块,该模块既是CRC码生成器,又是待校验数据的校验器。仿真结果表明,这是一种实现CRC算法的有效方法,其工作频率可达到420.17MHz。     

多级分块CRC的快速配置方法

分块循环冗余校验(CRC)方法能够满足高速通信链路要求.针对现在方法主要通过多项式公式推导和查表法实现,较难推广的问题,提出一种快速配置方法.首先,使用状态矩阵推导出CRC并行计算方法.通过矩阵变换,将余数计算和余数变换合并,简化计算步骤,实现多通道与并行位宽混合的多级分块CRC计算方法;对长度可变数据的计算,实现生成多项式、通道数、单通道并行处理位宽的任意配置.仿真结果表明该方法进一步提高了分块CRC校验速度,且增加通道数比并行位宽扩展更能提高运算性能.     

基于SATAⅡ协议的CRC32并行算法的研究

在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。     

CRC5/16编码校验模块的FPGA一体化设计

在数字通信领域,为保证数据的正确传输,数据校验是必不可少的,而循环冗余校验(CyclicRedundancy Check,简称CRC)在其中得到广泛的应用。该文首先对CRC5/16校验的基本原理作了简要的介绍,然后对CRC5/16编码校验的具体电路及其实现步骤进行了详尽的阐述。在分析它们实现电路的基础上,提出了将CRC5/16的编码校验放在一个模块中实现的方法,这样不仅节省了硬件资源,而且系统的模块化设计也有利于模块的重复利用与移植。最后给出了在FPGA中的具体实现方法,并利用软件工具及硬件电路对该设计进行了较为全面的仿真验证。     

一种并行CRC校验算法的IP设计与实现

CRC是Cyclic Redundancy Check的简称,即:循环冗余校验。传统CRC编码,由于采用移位寄存器进行串行处理,数据吞吐量已无法适应新的速率要求,所以需要采用并行结构CRC编码器。并行CRC的核心思想就是把一个码块中的数据分成多组,每组数据同时进行处理,最终得到本码块的CRC校验序列。     

针对任意位的CRC并行化方法及编解码器的实现

介绍了一种基于查表法的针对任意位数据的任意位CRC并行计算的原理及算法，克服了现有的两类CRC并行算法延时大、毛刺多或仅适于2^n位数据的2^n位CRC校验的缺点。该方法使并行CRC校验的传输数据位数与CRC码位数之间的选择更灵活，并且在加速比、功耗和面积等方面具有优势。     

基于FPGA的16位CRC校验查表法设计

针对串行通信过程中常用的CRC校验,在Xilinx ISE 10.1中采用IP核建立RAM,用以存入16位CRC校验余式表中的CRC校验码,采用VHDL语言完成了16位CRC校验查表法的设计。基于Xilinx公司ChipScope Pro Analyzer虚拟逻辑分析仪,对其进行在线逻辑分析,验证了设计的可行性,并在实际应用中得以实现,且表现出良好的稳定性和准确性。     

CRC32在光通信系统中的快速计算

文章利用C 编程建立了一个可产生CRC32(32位循环冗余校验)各位并行计算的异或表迭式生成模型,并利用Verilog HDL语言在FPGA(现场可编程门阵列)上进行了验证,结果表明,该模型产生的各位异或表达式适合于高速数据传输情况下CRC32的并行计算.     

CRC生成与同构逆序校验方法

循环冗余校验码(CRC)被广泛应用于通信领域,CRC生成有两种电路:I型、II型.现有的逆序校验方法是基于II型电路生成、I型电路逆序校验,存在CRC生成与逆序校验电路不同构的问题,不便于模块化设计.根据I、II型电路特性,基于全状态转移矩阵,给出一般情况下,即CRC生成电路寄存器为非零初态时,CRC生成为I型或II型对应的同构I型或II型逆序校验方法.生成与逆序校验同构后,中间处理电路结构不变,参数不同,可以根据需要对其进行优化,提高处理速率.最后,通过实例计算,验证了同构逆序校验方法的正确性.     

基于FPGA超高频RFID系统并行CRC模块设计

根据CRC(循环冗余校验码)算法的原理,和ISO/IEC18000-6标准中超高频射频识别系统对校验电路的要求,分析串行CRC算法,提出了一种并行CRC算法。经Verilog-HDL语言编写该算法程序,在QuartusⅡ9.0软件上仿真。最终给出仿真结果以及并行CRC生成模块和校验模块,仿真结果证明并行CRC算法有效提高了系统中数据的处理速度。     

一种快速CRC 算法①的硬件实现方法

介绍了CRC校验算法的硬件电路实现方法。CRC校验广泛应用于通信、存储系统，在串行CRC实现的基础上，对电路结构提出了改进的方案，并实现了CRC的并行计算，由此进一步可以适用于任意位数据宽度的数据输入情况。     

高速光纤通信中的CRC-32算法的研究与实现

循环冗余校验CRC广泛用于各种数字通信中用以提高传输数据的可靠性,是通信领域最为常用的一种校验算法。针对高速的光纤通信,给出了一种参数模型可设置的32位CRC用于其数据校验,采用VHDL语言对算法完成建模与实现,并以ALTERA公司开发的EDA工具QuartusII9.1作为编译、仿真平台进行了仿真验证。电路的综合仿真结果表明,该设计完全满足高速,大容量的光纤通信数据校验要求。     

基于FPGA的HDLC协议的设计与实现

高级数据链路控制(HDLC)协议是数字通信中的重要协议之一.通过分析当前实现HDLC协议的一般方法,指出其存在的一些弊端,提出了一种利用FPGA编程实现HDLC协议的硬件处理方法,并对FPGA如何实现HDLC协议的帧序列校验--循环冗余校验(CRC)进行了阐述.模块下载到硬件中测试通过,证实了FPGA实现HDLC协议的可行性,模块编程简单且易于修改使其在应用中具有很大的优越性.     

基于MODBUS自由协议的数据校验方法探究

本文针对于一种实际的MODBUS自由协议在AVR单片机平台上应用中出现的问题展开研究,分析问题出现的原因并提出一种可替代CRC校验的数据校验方法,通过实验验证该方法可以解决在不使用CRC校验的情况下实现较稳定可靠的MODBUS自由协议通信.本文首先介绍MSDBUS协议和自由协议;其次,具体分析一种在中低端单片机例如ATmega8作为MCU的平台上MOCBUS自由协议通信在应用中产生的问题;再次,针对上述问题提出一种数据校验方法和实现.最后,通过实验数据对提出的数据校验方法的效果进行验证.     

基于FPGA的高速同步HDLC通信控制器设计

高级数据链路控制HDLC协议是一种面向比特的链路层协议,具有同步传输数据、冗余度低等特点,是在通信领域中应用最广泛的链路层协议之一.提出实现HDLC通信协议的主要模块-CRC校验模块及'0'比特插入模块的FPGA实现方法.CRC校验模块采用状态机设计方法,而'0'比特插入模块是利用FIFO实现,为HDLC通信控制器的设计提供新的思路.该方法已在Spartan3s400开发板上实现,并能正确传输.