| 基于FPGA的循环冗余校验算法实现 |
| |
| 引用本文： | 石建平,黄乡生.基于FPGA的循环冗余校验算法实现[J].太赫兹科学与电子信息学报,2008,6(5). |
| |
| 作者姓名： | 石建平 黄乡生 |
| |
| 作者单位： | 东华理工大学,电子与信息工程学院,江西,抚州,344000 |
| |
| 摘 要： | 循环冗余校验(CRC)码是数据通信中广泛应用的一种差错检测码。在介绍CRC原理的基础上,以常见的CRC-16为例,用VerilogHDL硬件描述语言设计该算法。利用Altera公司的EDA开发工具软件QuartusII6.0,给出仿真波形图以及可以共享的模块,该模块既是CRC码生成器,又是待校验数据的校验器。仿真结果表明,这是一种实现CRC算法的有效方法,其工作频率可达到420.17MHz。
|
| 关 键 词： | 循环冗余校验 生成多项式 现场可编程门阵列 Verilog HDL语言 |
Implementation of Cyclic Redundancy Check Algorithm Based on FPGA |
| |
| SHI Jian-ping,HUANG Xiang-sheng.Implementation of Cyclic Redundancy Check Algorithm Based on FPGA[J].Journal of Terahertz Science and Electronic Information Technology,2008,6(5). |
| |
| Authors: | SHI Jian-ping HUANG Xiang-sheng |
| |
| Abstract: | |
| |
| Keywords: | cyclic redundancy check generator polynomial Field Programmable Gate Array(FPGA) Verilog HDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《太赫兹科学与电子信息学报》浏览原始摘要信息 |
|
点击此处可从《太赫兹科学与电子信息学报》下载全文 |
