一种媒体增强的可配置RISC微处理器核设计

针对嵌入式多媒体应用，设计了一种媒体增强的可配置微处理器核RISC32。研究了媒体增强扩展．流水线控制策略，旁路技术以及异常处理等。RISC32采用参数化和模块化设计方法，具有较强的可配置性。在Xilinx X2CV3000 FPGA上通过了指令集仿真，并进行了基于RISC32的MPEG-4 AAC音频实时解码实验．表明该RISC核能够方便地应用于片上系统（SoC）。     

高性能16位微处理器IP软核设计

在对标准Intel8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计。从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证。该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容。     

高性能16位徽处理器IP软核设计

在对标准Intel 8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计.从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证.该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容.     

Xtensa可配置处理器及其自动化开发工具

可配置处理器标志着第四代微处理器设计的开始,这种技术更加适合片上系统SoC的设计。每一代处理器持续大约十年时间,每个时代的处理器适合当时的需要。大约在20世纪70年代出现了第一代处理器,这个时期的处理器设计只是简单地追求性能,从4位处理器到早期的16位和32位微处理器。这种性能的提升奠定了20世纪80年代PC和工作站的基础。PCI和工作站的增长使得微处理器设计进入了20世纪80年代的第二代微处理器研制时期。精简指令集RISC设计时代发生在20世纪90年代。在这个时期,即使像X86这样坚定的复杂指令集CISC处理器也假装成精简指令集RISC体系结构。在最初的这三代处理器的成长和发展过程中,微处理器设计专家将处理器设计成固定的、单个的和可重用的模块。     

基于Nios Ⅱ的嵌入式Web服务器

21世纪计算机网络已经成为人们广泛使用的工具。通过计算机网络，人们可以进行网络控制、信息交换等。本文介绍一种基于Nios Ⅱ处理器的嵌入式Web服务器的设计方法。系统在Cyclone系列1C20F400C7芯片上，采用软核处理器Nios Ⅱ来配置核心处理器。Nios Ⅱ核是用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核，网络协议采用LWIP，这是一种专门针对嵌入式系统应用而设计的网络通信协议，接口芯片使用LAN9C111。本文基于Nios Ⅱ的嵌入式Web服务器能够达到预期的效果，用户可以通过IE浏览器浏览存储在FLASH芯片中的网页，由于CPU本身是以软核的方式实现，其功能可根据需要进行定制，非常灵活。     

可配置处理器技术优势详解

微处理器技术发展历史 在介绍可配置处理器开发原理之前,我们先回顾一下处理器发展的历史.大约在20世纪70年代出现了第一代处理器,这个时期的处理器设计只是简单地追求性能,从4位处理器到早期的16位和32位微处理器.这种性能的提升奠定了20世纪80年代个人计算机PC和工作站的基础.个人计算机和工作站的增长使得微处理器设计进入了20世纪80年代的第2代微处理器研制时期.精简指令集RISC设计时代发生在20世纪90年代.在这个时期,即使像X86这样坚定的复杂指令集CISC处理器也假装成精简指令集RISC体系结构.在最初的这3代处理器的成长和发展过程中,微处理器设计专家将处理器设计成固定的、单个的和可重用的模块.但是在20世纪90年代随着专用集成电路ASIC和片上系统SOC制造技术的发展为微处理器设计进入第4代(即后RISC、可配置处理器)打下了坚实的基础.     

数字CNN微处理器的指令集设计

指令集的设计直接影响到数字CNN微处理器的通用性、灵活性以及可编程性,因此是其设计中的关键内容之一.在充分研究数字CNN微处理器的实现方式及其实现原理的基础上,提出其指令集的设计方法,该方法具有一定的通用性,设计的指令简单实用.利用该方法设计的指令对图像进行处理具有良好的性能和效果.     

自动化设计方法当道 通过C语言快速建构处理器硬件

在过去的30年里,固定指令集架构(Fixed-ISA)微处理器由于其灵活性和广泛性使得微处理器本身成为电子系统开发的关键.同样地,当今的片上系统(SoC)也开始主导高性能电子系统的设计,这是由于SoC能提供强大性能,包括电路密度、时钟速率和执行的并行性.本文将介绍推动SoC发展的自动化设计方法.     

基于Nios II的嵌入式Web服务器

21世纪计算机网络已经成为人们广泛使用的工具。通过计算机网络,人们可以进行网络控制、信息交换等。本文介绍一种基于NiosII处理器的嵌入式Web服务器的设计方法。系统在Cyclone系列1C20F400C7芯片上,采用软核处理器NiosII来配置核心处理器。NiosII核是用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核,网络协议采用LWIP,这是一种专门针对嵌入式系统应用而设计的网络通信协议,接口芯片使用LAN9C111。本文基于NiosII的嵌入式Web服务器能够达到预期的效果,用户可以通过IE浏览器浏览存储在FLASH芯片中的网页,由于CPU本身是以软核的方式实现,其功能可根据需要进行定制,非常灵活。     

八位微处理器系统级设计中的多时钟实现方法

文章介绍了一种采用多时钟定量系统设计八位复杂指令集微处理器的方法。复杂指令的分解与技巧,指令与步长计数器联合译码算法,子操作步骤的多时钟实现方法给予了详细的说明;多时钟实现方法在项目管理与其它类别微处理器系统级设计中的运用给予了拓展性描述。     

基于VerilogHDL的IP核参数化设计

指出了IP核参数化设计的重要性,分析了IP核的参数类型及相互关系.在分析基于VerilogHDL的IP核参数化设计方法及所面临困难的基础上,提出了一种附加的编译预处理方法并设计了相应的工具软件ECP.IP核由VerilogHDL和ECP扩展的语句混合编程,经ECP处理后生成VerilogHDL源文件.应用该方法后,提高了Ver-ilogHDL在描述功能、性能、结构及优化策略等参数化的复杂模型时所需要的灵活性,增强了VerilogHDL的建模能力.作为一个IP核参数化设计的实例,介绍了C*Core系统中断控制IP的参数化设计过程,给出了FPGA验证的结果.     

基于最优扫描结构的分形IP核设计

描述平板显示系统中最优扫描结构所对应的自相似分形拓扑结构图,提出分形扫描核心模块架构,分析n位分形扫描的递推结构,研究扫描过程中的子空间码与位码序列的关键特征,推导出序列生成的通用逻辑算法。在此基础上,设计了适合各种灰度等级的参数化的分形IP核并得到仿真结果,同时给出了分形IP核的系统应用,证明所设计的IP核可以有效提高灰度扫描的利用率和FPD画面质量。     

基于FPGA的参数化时域脉冲压缩IP核的设计

数字脉冲压缩技术在现代雷达中已得到广泛应用，但不同雷达的参数各不相同，脉压处理电路也各不相同，因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列（FPGA）的参数化时域脉；中压缩IP核的设计方法。用该方法设计的脉冲压缩IP核通过参数化方式．使电路能适应脉冲压缩工作模式数、最大处理点数、输入数据率、数据／系数的宽度、乘法器流水级数及各种工作模式的对称性的改变，从而使脉压电路的通用性大为增强。     

A scalable instruction buffer and align unit for xDSPcore

Increasing mask costs and decreasing feature sizes together with productivity demand have led to the trend of platform design. Software programmable embedded cores are used to provide the necessary flexibility in integrated systems. Facing increasing system complexity, single-issue digital signal processors (DSPs) have been replaced by cores providing the execution of several instructions in parallel. The most common programming model for multi-issue DSP core architectures is Very Long Instruction Word (VLIW) which is based on static scheduling, and enables minimization of the worst case execution time and reduces core complexity. The drawback of traditional VLIW is poor code density, which leads to high program memory requirements and, therefore, requires a large silicon area of the DSP subsystem. To overcome this problem without limiting the core performance, a scalable long instruction word (xLIW) is introduced. A special align unit is used for implementing the xLIW program memory interface. In this paper, the align unit and its main architectural feature, a scalable instruction buffer, is introduced in detail. xLIW is part of a project for a parameterized DSP core.     

一种基于单片机的可控成像系统设计

基于彩色面阵CCD传感器设计的高速实时图像采集系统,以信号处理芯片CXD3172AR为核心,可实现输出标准PAL／NTSC格式的视频信号,具有自动白平衡、自动曝光、缺陷补偿等功能,并构建优化的模拟前端电路（包括相关双采样和自动增益控制）大幅度提高了采集数据的信噪比。根据DSP芯片具有参数化控制的特点,通过单片机实现与DSP的特殊通讯传输协议来配置DSP参数,并使用外部开关控制完成各种信号处理功能。通过仿真调试,该电路很好地实现了图像采集和控制功能。     

Parameterized dataflow modeling for DSP systems

Dataflow has proven to be an attractive computation model for programming digital signal processing (DSP) applications. A restricted version of dataflow, termed synchronous dataflow (SDF), that offers strong compile-time predictability properties, but has limited expressive power, has been studied extensively in the DSP context. Many extensions to synchronous dataflow have been proposed to increase its expressivity while maintaining its compile-time predictability properties as much as possible. We proposed a parameterized dataflow framework that can be applied as a meta-modeling technique to significantly improve the expressive power of any dataflow model that possesses a well-defined concept of a graph iteration, Indeed, the parameterized dataflow framework is compatible with many of the existing dataflow models for DSP including SDF, cyclo-static dataflow, scalable synchronous dataflow, and Boolean dataflow. In this paper, we develop precise, formal semantics for parameterized synchronous dataflow (PSDF)-the application of our parameterized modeling framework to SDF-that allows data-dependent, dynamic DSP systems to be modeled in a natural and intuitive fashion. Through our development of PSDF, we demonstrate that desirable properties of a DSP modeling environment such as dynamic reconfigurability and design reuse emerge as inherent characteristics of our parameterized framework. An example of a speech compression application is used to illustrate the efficacy of the PSDF approach and its amenability to efficient software synthesis techniques. In addition, we illustrate the generality of our parameterized framework by discussing its application to cyclo-static dataflow, which is a popular alternative to the SDF model