一种减少杂散的直接数字频率合成器改进结构

直接数字式频率合成器（DDS）是一种全数字器件，它不可避免地会引入杂散信号。杂散多且较难预知一直是限制DDS应用的主要因素，文章对DDS的杂散进行了分析，并采用Verilog HDL，设计了一种减少杂散的DDS改进结构，Matalab分析结果表明，所设计的DDS杂散波明显减少，信噪比提高36dB。     

DDS信号的杂散及抑制分析

DDS（直接数字频率合成器）技术由于有诸多优点而得到广泛的应用。但因其固有的数字特性,使其输出信号存在大量的杂散,如何抑制DDS技术产生的杂散问题,是当前研究的热点问题之一。文中在介绍DDS工作原理的基础上,分析了其输出频谱杂散的来源,进而提出了几种抑制杂散的方法,通过加扰动源破坏杂散的周期性,压缩数据和增大ROM的相对容量等,有效地改善了DDS频谱质量,对基于DDS技术的频率源的设计有一定的实用性和指导意义。     

跳频DDS频率合成器和射频调制设计与实现

DDS技术具有频率分辨率细、换频时间快、相噪好以及方便的数字调制等多项优良特性,但其输出杂散丰富限制了它的应用。文章主要介绍了一种采用全DDS设计跳频频率合成器和发端信道直接射频调制,通过对DDS杂散机理分析,给出了较完善的解决方案,使杂散得到了很好的抑制。     

基于FPGA的DDS杂散分析及抑制方法

首先介绍了采用直接数字频率合成(DDS)技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法,然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点,其中重点分析了幅度量化杂散产生的误差及其原因,最后针对DDS原理上存在的幅度量化杂散,利用FPGA时钟频率可调的特点,重点提出了基于FPGA实现的DDS正弦信号发生器的两种改进方法,经过MATLAB仿真验证,改进方法较好的抑制了幅度量化杂散,减小了误差。     

对于DDS杂散信号抑制的分析和仿真

在DDS中，相位累加器的相位截断误差，幅度量化的有限长效应和DAC的非理想特性是DDS杂散信号的主要来源，其中相位截断误差对DDS输出信号性能的影响最大。本文在分析相位截断误差的基础上，分析、比较了几种抑制相位截断杂散信号的方法并给出了仿真结果，从而为软件实现DDS提供了理论基础。     

采用DDS技术的高性能雷达信号源

直接数字频率合成（DDS）是一种新的频率合成方法，具有频率分辨率高，切换速度快等优点，本文介绍了DDS原理和杂散性能，并从实际应用出发，设计出高性能的多种信号源。     

S波段低相噪、高分辨DDS频率源的研制

直接数字式频率合成器(DDS)是近期发展迅速的频率合成方法,具有高分辨力、快速变频等优点。本文首先简介DDS原理和杂散性能,其次分析DDS与DS及PLL的常见组合方案,并对DDS附加PLL方案进行性能分析和研究,最后实现了S波段低相噪、高分辨DDS频率源。     

DDS中的杂散分析与抑制技术

本文简要说明了DDS的基本原理,给出了DDS杂散来源模型,分析总结了DDS中的杂散和杂散抑制的有效方法,介绍了当前研究很少的由于D／A转换器的非理想特性引起的误差及其改善的实现结构。     

基于DDS的低杂散捷变频合成器设计

为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能;同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此。受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成（DDS）技术的变频方法。本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3．2GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250MHz,其杂散抑制指标可满足全频段优于-65dBc。     

铷原子频标最终频率变换级的设计

对铷频标电路部分最终的频率变换级提出了一种基于FPGA DDS的解决方案。他具有频率高准确度、低杂散、低噪声等优点．对整个原子频标系统最终性能的提高起到了至关重要的作用。     

基于DDS的岸防雷达频率合成器

本文介绍了一种针对于岸防应用背景,基于DDS技术的低相噪、低杂散、宽频带、捷变频X波段频率合成器的具体实现方法。文中利用DDS技术,替代了以往倍频、分频、混频等的常规方法,产生出P波段中频频标信号,以及时宽/带宽多种可变的线性调频信号。     

DDS的相位截断及相应的杂散信号分析

直接数字频率合成（DDS）的缺点在于输出频率低和存在大量的杂散信号。而杂散信号产生的原因之一就是相位截断。文章首先介绍了DDS的基本结构和原理，总结了产生DDS杂散噪声的来源。重点分析了相位截断误差以及由相位截断引起的杂散频率分量，提出了计算这一杂散频率分量个数及信噪比的方法。     

DDS带内杂散对比分析及优化方法

针对直接数字频率合成技术固有的杂散特性大幅地限制了其应用问题。文中在分析DDS工作原理及杂散噪声来源的基础上,发现利用改变直接数字频率合成器芯片频率步进可改善频率合成器产生信号的带内杂散。采用一个以AD9858芯片为核心的硬件平台进行实物对比测试,验证了频率步进控制字越小其合成信号的带内杂散越低。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

AD9858在捷变频频率合成器设计中的应用

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径,用TMS320VC5409控制AD9858得到宽带、低相噪、高SFDR(无杂散动态范围)的输出信号.文中详细阐述了高性能DDS芯片AD9858的主要性能及其应用方法,着重说明了AD9858时钟电路的设计、调试方法,并给出了用PN9000相位噪声仪测试的结果.该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能, 经过实际应用达到了比较满意的效果.     

一种短波频率综合器的研制

主要介绍了一种由DDS+PLL方案实现的短波频率综合器的设计过程,对整体方案和主要电路设计都进行了较为详细的阐述,并最终对关心的指标进行了实际测试,使该综合器具备了步进小、频带宽、相位噪声低、杂散抑制高等特点,达到了预期的效果,为今后短波频率综合器的发展提供了一些可以借鉴的经验。     

基于DSP控制的直接数字频率合成器的实现

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径。提出了使用TMS320VC5409高速DSP作为控制电路，由DDS芯片AD9858构成宽带、低相噪、低功耗数字频率合成器的方案。详细阐述了AD公司最新的内部时钟可达1GHz的高性能DDS芯片AD9858的主要性能及其在快速捷变频频率合成器设计中的应用方法。给出了具体的超宽带应用电路和最终的测试结果，并对如何提高DDS频谱纯度进行了探讨。该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能，经过实际应用达到了比较满意的效果。     

S波段DDS/PLL频率合成技术研究

DDS是一种数字波形合成技术，具有频率转换速度快、频率分辨率高、相位噪声低等优良性能，因此利用DDS作为可变参考源是比较理想的。本文采用DDS作为参考源驱动PLL频率合成器，实现了一个用于S波段遥测接收机的DDS/PLL频率合成器，同时对DDS/PLL频率合成器的输出特性进行了理论分析，并给出了实验结果。     

基于DDS的DTMF软件合成器

介绍了一种基于ＤＤＳ的ＤＴＭＦ软件合成器之工作原理及其实现,分析了时钟相位噪声、杂散噪声、相位截断误差对输出滤形的影响。这种基于ＤＤＳ的ＤＴＭＦ软件合成器的输出频率步进均匀,频率分辨率高,可产生任意频偏的ＤＴＭＦ信号,适用于ＤＴＭＦ电路的计算机测控系统。