电流返回路径分解的信号完整性分析方法

提出了一种适用于高速互连电路的信号完整性快速仿真方法。根据电流返回路径 不同,该方法将有过孔的三维互连结构分解为电源平面对阻抗模型和微带线模型,先单独分 析两种模型特性,再级联以求解整个互连结构特性。与全波仿真方法相比,本方法在保证准 确度的前提下可将仿真时间从95 min降低至1 min以内。分析了电路板参数、去耦电容和短 路孔对信号完整性的影响,结果表明插入损耗由电源平面结构在过孔位置处的自阻抗决定。 在工程设计中,可采用减小电源平面对结构厚度、添加去耦电容和选择适当的过孔位置等方 法提高信号完整性     

2.5D系统封装中高速I/O链路信号/电源完整性协同仿真

提出了一种2.5维（2.5D）系统封装高速输入/输出（I/O）全链路的信号/电源完整性（Signal integrity/power integrity,SI/PI）协同仿真方法。首先通过电磁全波仿真分析SiP内部“芯片I/O引脚-有源转接板-印刷电路板（即封装基板）-封装体I/O引脚”这一主要高速信号链路及相应的转接板/印刷电路板电源分配网络（Power distribution network,PDN）的结构特征和电学特性，在此基础上分别搭建对应有源转接板和印刷电路板两种组装层级的“信号链路+PDN”模型，并分别进行SI/PI协同仿真，提取出反映信号链路/PDN耦合特性的模块化集总电路模型，从而在电路仿真器中以级联模型实现快速的SI/PI协同仿真。与全链路的全波仿真结果的对比表明，模块化后的协同仿真有很好的可信度，而且仿真时间与资源开销大幅缩减，效率明显提升。同时总结了去耦电容的大小与布局密度对PDN电源完整性的影响及对信号完整性的潜在影响，提出了去耦电容布局优化的建议。     

本征模在电源完整性分析中的应用

针对日益复杂的多层基板电源完整性问题,提出了一种基于本征模分析所需频段内PDN(Power Delivery Network)阻抗大于目标阻抗的仿真设计方法。基于13层的AlN基板,利用AnsysSiwave电磁仿真软件提取电源分配网络的Z阻抗曲线,观察响应上是否有谐振点。针对谐振点,利用本征模观察谐振频点的谐振分布,确认最大谐振位置。通过在最大谐振位置上加载去耦电容的方式将谐振频点移至高频,以此使电源Z阻抗满足目标阻抗需求。     

多负载电源分配网络的去耦分析

传统的利用单端口自阻抗指导电源分配网络设计方法(FDTI),主要适用于一个电源/地平面只有一个负载芯片的情况,对现阶段多负载芯片的复杂电源分配网络已不再适用。文中通过全波仿真软件SI-wave提取每个负载芯片的多输入叠加阻抗,用以指导多负载芯片复杂电源分配网络的设计。利用矢量拟合算法拟合多输入叠加阻抗曲线的有理函数,将该有理函数导入相关电容器选择算法中得到每个芯片的去耦方案。实验结果表明,将选出的去耦电容添加到电源/地平面后,芯片电源端口处的噪声在容许的5%范围内。     

基于优化FDTI算法的多芯片去耦电容快速选择

针对电源分配网络中多芯片的去耦电容器的快速选取这一问题，提出一种新的去耦电容器快速选取方案，使得PDN的阻抗既能低于目标阻抗，又不至于过度设计。文中采用优化的频域目标阻抗法，针对多芯片的电源分配网络模型，给出去耦电容器的种类和数目的选取方案。通过GUI界面的仿真，发现该算法能够有效地适用于多芯片的情况，具有较大的工程应用价值。     

一种多芯片多输入PDN分布式建模及去耦方法

现阶段比较成熟的电源配送网络(PDN)分析方法多是针对单芯片单电源端口进行，无法满足高速系统多电源轨道的需求。文中通过对N端口网络的理论推导，分析了多电源端口PDN阻抗增加的原理，引入多输入阻抗的概念，用以精确捕捉PDN电流分布特性，进而提出了一种适用于多芯片多输入PDN的分布式建模方法，并给出复杂PDN整板去耦方案。实验例证表明，给出的去耦方案能有效地将所有芯片的多输入阻抗降低到目标阻抗之下，满足系统5%噪声容限范围要求。     

高速PCB同步开关噪声仿真抑制分析

从电源完整性(PI)的角度分析了抑制同步开关噪声(SSN)的有效途径——降低芯片供电电源的输入阻抗。使用目标阻抗法,并对给定最大去耦电容容值种类的条件下,使用频域对数法进行电源地分配网络(PDN)的优化。以XX电子控制器的PCB板为例,使用Ansoft SIwave及Ansoft Designer仿真软件,对复杂高速PCB板PDN进行优化设计,并通过时域观察优化前后SSN的抑制情况。仿真结果表明:通过优化PDN能够有效降低SSN。     

面向三维集成封装的硅通孔电特性分析

主要针对三维集成封装中的关键技术之一的硅通孔互连技术进行电性能研究。首先简要介绍了硅通孔互连技术的背景,利用三维全波电磁仿真软件建立地．信号一地TSV模型,对其TDR阻抗和时域TDR／TDT信号进行分析,同时仿真分析了TSV互连线及介质基板所使用的材料和TSV半径、高度、绝缘层厚度等物理尺寸对三维封装中TSV信号传输性能的影响。研究结果可为工程设计提供有力的技术参考,有效地用于改善互连网络的S21,提高三维集成电路系统的性能。     

二维和三维集成电路的热阻计算

聚焦芯片功耗密度、水平互连焦耳热和垂直互连焦耳热三种温升因素，构造二维和三维集成电路的热阻分析模型，基于2003年国际半导体技术发展路线图（2003-ITRS），计算二维和三维集成电路的热阻和温升参数，给出热阻二维图和温升三维图。分析结论为热阻参数是严重影响二维和三维集成电路发展的瓶颈。     

2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法

 三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低.     

参考平面转换对信号传输的影响及传输优化

在多层印刷电路板(PCB)设计时,经常需要信号通过过孔跨接到其他层走线,这种走线方式会导致返回路径不连续(RPD),引发信号完整性问题,文中应用电磁场全波仿真工具SIwave构建信号跨层走线模型,从电源分配网络(PDN)阻抗的角度分析了跨层走线对信号传输的影响,同时使用添加电容的方法优化信号传输路径,并对电容的选取及其位置的确定进行了研究,为PCB设计提供参考。     

一种磁控管用扼流线圈仿真设计

采用电路仿真软件仿真滤波组件S参数曲线,观察曲线随器件参数的变化;介绍利用三维全波电磁仿真软件HFSS简化设计流程的方法,并与测试结果对比。结果表明:利用3D仿真软件在满足器件设计精度的同时可以简化线圈的设计流程。     

基于LTCC技术的三维集成微波组件

低温共烧陶瓷(LTCC)技术和三维立体组装技术是实现微波组件小型化、轻量化、高性能和高可靠的有效手段.本文研究实现了基于LTCC技术的三维集成微波组件,对三维集成微波组件的立体互连结构、三维集成LTCC微波电路的垂直微波互连、微波多芯片模块(MMCM)的垂直微波互连等关键技术进行了重点阐述.研制出的三维集成微波组件的体积和重量分别比传统的二维平面LTCC集成微波组件减小40%和38%,电气性能相当.     

高密度三维封装技术

简要介绍为满足日益增长的低功耗、轻重量、小体积系统的应用需求而涌现出的多种裸芯片封装一多芯片叠层封装技术。详细讨论三维封装的垂直互连工艺。主要分析三维封装技术的硅效率、复杂程度、热处理、互连密度、系统功率与速度等问题。     

新型微波毫米波单片三维垂直互连技术

近半个世纪以来,微波电路发展十分迅速,它经历了从低频到高频、从单层到多层的发展历程,最终导致了微波多芯片组件的产生。随着多芯片组件密度的不断提高,互连的不连续性成为制约整体性能的瓶颈。因此,对互连进行仿真和建模,对于微波多芯片组件的设计有着重要的意义。文章以MMIC芯片和介质基板的垂直互连结构作为研究对象,对不连续性结构的散射参数进行了软件仿真优化,并进行了装配、测试和结果分析。     

甚低频T形面型天线电气性能分析

运用三维全波电磁仿真软件对甚低频T形面型天线进行电磁建模和仿真分析计算,分析了天线的输入阻抗、有效高度、电容等电气参数。在建模时考虑了铁塔及不同顶容线模型的影响,并对有无铁塔及不同铁塔类型、以及天线不同形式时天线的输入阻抗进行对比分析。     

低温共烧陶瓷微波多芯片组件

低温共烧陶瓷(LTCC)是实现小型化、高可靠微波多芯片组件(MMCM)的一种理想的组装技术.本文研究采用了一种三维LTCC微波传输结构,并采用叠层通孔实现垂直微波互连.利用电磁场分析软件对三维微波传输结构和垂直微波互连方式进行了模拟和优化,并与试验样品的测试结果进行了对比,两者吻合较好.介绍了单片微波集成电路芯片测试和微波多芯片组件键合互连方法,以及一个X波段微波多芯片组件的应用实例.     

基于LTCC的毛纽扣垂直互连技术研究

基于独立的二维LTCC微波模块间的垂直互连技术展开研究,设计两种毛纽扣微波垂直互连结构,分别为同轴型和三线型。通过三维电磁仿真软件HFSS对三线型毛纽扣垂直互连结构模型进行分析优化,并对相应工艺进行研究,完成两种毛纽扣垂直互连样品的制作。模型中选用的毛纽扣高度为3 mm,直径0.5 mm。两种毛纽扣互连样品测试结果均与仿真结果相符,在X波段内都具有良好的微波传输性能。     

多通道T/R组件多热源耦合仿真模型

半导体器件可靠性受其热效应的影响,多通道T/R组件的温度场本身存在多热源耦合,还受到电磁损耗的影响.为定量研究组件的热效应,建立了基于有限元仿真的T/R组件热力学模型,除芯片热效应和组件的三维结构外,该模型还考虑了组件不同位置的材料特性、组件表面电磁功率损耗和印制电路板(PCB)布线,较传统模型大幅提高了模型精细化程度.通过仿真得到了多通道T/R组件的温度场分布,为组件热设计提供了依据,仿真分析认为PCB含铜量和外壳表面积是影响散热效率的关键因素.最后利用红外热像仪对组件进行测试,并将实测结果与仿真结果进行验证.仿真结果与实测结果相接近,模型精度较传统仿真模型有较大提升.     

基于毛纽扣的LTCC微波模块垂直互连技术

基于独立的二维LTCC微波模块间的垂直互连技术展开研究,采用了一种三线型毛纽扣微波垂直互连结构并使用三维电磁仿真软件HFSS对三线型毛纽扣垂直互连结构的模型进行分析与优化。通过对相应工艺的研究,制作了三线型毛纽扣垂直互连样品,其中毛纽扣的高度为3mm,直径为0.5mm。样品测试结果与仿真结果相符,在X波段插入损耗小于1.5dB,回波损耗大于15dB。