基于FPGA的UART设计与实现

本文介绍了UART的基本特点,提出了一种简单、实用的UART收发器的实现方法,并且采用VHDL语言设计了一种通用的软核。在FPGA上进行测试,结果表明了该设计电路稳定、可靠,实现了UART功能的正确性和可靠性。     

Microblaze软核处理器在惯测数据采集中的应用

为达到产品小型化要求，降低开发难度，采用Xilinx公司最新７系列内置Microblaze软核的FPGA芯片以实现数据采集，通过在惯测数据采集上应用的实际项目，详细说明了该类 FPGA芯片的Microblaze软核开发流程，包括应用系统的硬件 架构设计、在最新Vivado开发环境下的软核硬件平台的设计、整体软件的设计等，经过测试和对比，实验的结果充分说明Microblaze软核能够代替同类CPU芯片实现惯测产品的数据采集及处理，并具有其灵活高效的特性，在相近的应用场合中展现出独特的优势。     

基于π/4D-QPSK的无线收发器的设计和实现

根据应用要求，用户组建专用无线数据传输系统，需要一种通用、灵活、可软件重配置的收发器。本文介绍一种基于π／4D-QPSK调制的无线收发器的总体设计、软件仿真验证和工程实现。总体设计包括系统组成结构、π／4D-QPSK的差分编码和差分解码、SRRC滤波器设计，以及符号时钟同步算法实现等。在仿真测试中，用Simulink仿真测试了系统的误码率曲线。在工程实现中，选用AD公司的通用无线发送信号处理器AD6623和接收信号处理器AD6652，以及通用数字信号处理器TS101S实现了收发器，使收发器具有极大的灵活性和可重配置性。     

基于AD9361的软件无线电平台设计与实现

基于新一代软件无线电平台的研制,采用AD9361集成射频捷变收发器代替分立器件射频收发端的搭建,该平台在Linux操作系统下实现以满足更好的实时性要求。在此介绍了此软件无线电平台的设计架构,阐述了SPI数据接口与控制接口设计,并针对性的做了系统测试。该系统开创性的使用AD9361集成射频收发器来搭建软件无线电平台,真正实现了软件可编程的无线电系统。     

8B/10B编码器的设计及实现

本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。     

RF收发器用于WiMAX终端

传统的RF收发器在独立的器件上实现模拟功能或将数据转换器集成到ASIC上,这会导致产品成本较高。ADI公司近日推出了两款用于全球微波接入互通(WiMAX)终端的射频(RF)收发器——AD9352和AD9353,有助于降低成本,推动宽带无线接入的大规模部署。     

PXIExpress可重配置IF收发器

针对射频测试应用的PXIe-5641R可重配置IF收发器配备了双输入通道和双输出通道,并且同时引入XilinXVirteX-5SX95T现场可编程门阵列（FPGA）和PXIExpress技术,有效地将中频（IF）收发器和可重配置I／O（R10）性能结合在一起。通过使用该模块,工程师可以充分利用NILabVIEWFPGA模块的灵活性和PXIExpress的高性能,更好地完成诸如射频测试、软件无线电、通信情报和通信系统设计等应用。     

基于Microblaze的LCD控制器的设计

针对字符型LCD的控制时序,提出了一种基于Microblaze的LCD控制器的SoPC方案.研究了Microblaze软核的系统结构、LCD控制器IP核的接口方案及其实现过程.经过测试,验证了该方案可以有效地实现LCD显示.     

基于FPGA的1553B总线消息收发系统的设计

根据1553B控制器输入输出标准和系统设计紧凑性、可靠性的要求,提出了基于现场可编程门阵列(FPGA)软核处理器Microblaze系统的数据收发方案。该方案实现了对1553B控制器的消息接收和发送功能。着重研究了硬件电路设计和总线功能仿真,并给出部分仿真和测试结果。经过实际使用验证了该方案能很好地满足1553B总线收发系统的要求。     

基于CX9261的国产化软件无线电硬件平台研究与设计

针对软件无线电平台小型化、国产化和通用性的发展要求,文章提出了一种国产化软件无线电硬件平台的解决方案。系统核心平台主要由国产化射频捷变收发器CX9261和复旦微FMK50芯片组成。通过集成化的硬件和相应的软件设计,实现具有带宽灵活、速率可变和通信体制多样的无线电信号收发功能的软件无线电硬件平台。文章对系统进行了硬件功能收发测试,验证结果表明：该设计方案实现了软件无线电硬件平台的国产化和硬件高度集成化,具有通用性强、灵活性高和通信波形配置灵活等优点。     

一种AD9371宽带无线同步定时模块简化方法

在满带宽100 MHz条件下,AD9371的收、发采样频偏问题严重,不采用精确的同步定时模块时,在高斯白噪声信道下测试,误码率较调制误差公式erf值偏高.传统的Gardner定时同步算法虽能降低采样频偏,但Gardner算法的实现复杂度太高.针对这对性能和复杂度间的矛盾,给出了一种同步定时模块的现场可编程门阵列(Field Programmable Gate Array,FPGA)简化实现方法.简化后的Farrow滤波器的乘法器与原始的Farrow相比减少50％,环路滤波器占用FPGA资源和传输时延比原环路滤波器都减少了50％以上.将简化后的同步定时模块在AD9371板卡上进行测试,结果表明简化后的同步定时模块与传统的Gardner同步定时模块性能在-30 dBm时误码同时降低到零,性能完全一样,证明此种同步定时方法的等效简化切实有效.     

一种认知无线电平台的硬件配置方法

本文比较详细介绍了认知无线电的工作原理和硬件配置,并给出了相关的测试数据。提出了一种利用射频收发芯片AD9361构架通用认知无线电硬件平台的方法,对认知无线电的大规模应用具有普遍指导意义。     

基于MicroBlaze的以太网通信系统平台设计的研究

现场可编程门阵列(FPGA)是一种应用灵活的电子器件。以Xilinx公司的FPGA为目标器件,利用Xilinx公司的Microblaze微处理器软核,采用基于FPGA的嵌入式系统设计的方法,对构建基于Xilinx FPGA的以太网数据通信系统进行了研究,给出一种不同以往的在FPGA下实现全部以太网的方案。给出了系统的软硬件各个模块以及整体设计的实现,最后通过一个简单的远程控制实例介绍了其工作流程。     

基于SOPC可重构的图像采集与处理系统设计

针对目前PC算法无法实现图像实时处理以及固定硬件平台很难实现算法修改或者升级的问题,设计一种基于SOPC可重构的图像采集与处理系统,实现了图像数据的片上实时处理以及在不改变硬件电路结构而完成算法修改或者升级的功能。此系统围绕两块Xilinx FPGA芯片进行设计,通过FPGA以及其Microblaze 32 bit软核处理器和相关接口模块实现硬件电路设计,结合FPGA开发环境ISE工具和EDK工具协作完成软件设计。由于采用SOPC技术和可重构技术,此设计具有设计灵活、处理速度快和算法可灵活升级等特点。     

LCD控制器的FPGA实现

摘 要：为实现PC输出在LCD原屏上的显示,设计了一种基于FPGA的LCD控制器,采用IP核搭建系统的框架,系统核心控制CPU采用了Xilinx的MicroBlaze软核,系统对外通信通过串口实现;通过Xilinx的集成逻辑分析仪IP核ILA在线采集输入、中间以及输出数据,验证系统的可行性及数据处理的正确性;最终的实验结果表明,所设计的控制器能够驱动LCD原屏,并且支持多种接口的视频输入,显示画面稳定,同时实现了两路视频的画中画显示,并可作为PC输出设备及视频监视设备。     

A dual-antenna phase-array ultra-wideband CMOS transceiver

Ultra-wideband (UWB) systems use high-bandwidth signals to enable a new generation of ultra-high-data-rate wireless applications. Implementation of a high-bandwidth RF system in the 3-5 GHz band presents challenges that can be solved by circuit and system techniques. This article looks at the motivation and requirements for a WiMedia-compliant UWB system implemented for a target application in wireless video transmission. It explores the circuit-level trade-offs in CMOS radio and some of the system-level methods, such as selection diversity and equal-gain combining, used to increase robustness in multipath and interference environments. The radio (S. Lo, 2006) is part of a two-chip solution that includes a digital baseband chip that implements the WiMedia-compliant PHY and MAC. The measured results of the 0.18 /spl mu/m CMOS UWB transceiver demonstrate the efficacy of these techniques in the final RF and system performance.     

基于软件无线电的短波SSB收发机

针对传统的单边带电台采用模拟实现技术存在的缺点,采用软件无线电设计思想,以数字信号处理技术为核心,设计了一种短波单边带数字化无线收发机。该单边带收发机采用宽带低通射频采样结构,利用数字上下变频技术实现从基带到射频之间的转换,以及正交调制解调方式。提出了基于现场可编程门阵列（FPGA）硬件平台的收发机设计思路与实现方法,仿真与实验结果表明,所设计的单边带收发机各功能部件均符合设计要求,总体性能也达到预期的效果。     

基于AD9154的八通道信号产生器设计

本文设计了八通道信号产生器,以适应通信对抗装备的发展。JESD204B是一种高速串行总线协议,主要应用于转换器与FPGA的数据传输接口,和并行数据总线相比有着明显的优势。AD9154是一款具有JESD204B接口的四通道模数转换器(DAC)。现场可编程门阵列(FPGA)可产生数字波形信号,其高速串行收发器接口可通过JESD204B总线协议将波形数据发送给AD9154芯片产生模拟信号。使用2片AD9154与1片FPGA为核心器件,完成硬件电路和软件程序设计,最后测试了产生信号的技术指标。     

一种基于OFDM的新型低功耗RF收发器设计

为实现低功耗信号传输,提出一种基于OFDM的IEEE 802.15.4g低功耗无线电频率（RF）收发器。该新型RF收发器电路由Tx BBA（基带模拟）、片上RF开关前端、Rx BBA及锁相环（PLL）构成,采用0.18?m CMOS技术制作,满足了IEEE 802.15.4g OFDM系统低功耗信号传输的需要。实际测试结果显示,相比传统的RF收发器,提出的RF收发器具有较低的功耗和良好的灵敏度,当电源电压为1.8 V时,Tx模式下会消耗14.7mA,Rx模式下会消耗15.7mA。     

基于DSP和FPGA的数字化中频处理平台

本文介绍了一种基于软件无线电技术的数字化中频处理平台．谊平台以宽带A/D器件、高速FPGA、高速DSP为基础，以软件为核心．具有很好的通用性、灵活性和可兼容性。