基于DSP验证平台的MP3解码算法研究与实现

本文针对基于16位定点DSP核的MP3解码算法研究及实现,提出了针对DSP芯片特点的软硬件优化设计方法,包括高级语言算法的结构优化和汇编语言的软硬件优化.在DSP验证平台上进行128Kbps,44.1KHz的立体声MP3解码,优化后运算量为46.6MIPS,程序空间为20.4Kbyte,优化率分别达到65.6%和49.6%.实验结果表明音频算法和DSP结构软硬件协同设计的重要性.     

基于DSP验证平台的MP3解码算法研究与实现

本文针对基于16位定点DSP核的MP3解码算法研究及实现,提出了针对DSP芯片特点的软硬件优化设计方法,包括高级语言算法的结构优化和汇编语言的软硬件优化.在DSP验证平台上进行128Kbps,44.1KHz的立体声MP3解码,优化后运算量为46.6MIPS,程序空间为20.4Kbyte,优化率分别达到65.6%和49.6%.实验结果表明音频算法和DSP结构软硬件协同设计的重要性.     

基于ARM7TDMI的SoC中MP3子系统的设计

以信息系统作为目标直接优化软、硬件的片上系统(SoC)将大大节省软件和芯片资源,大大提高系统的集成度和性价比.文中主要介绍基于ARM7TDMI的面向多媒体的SoC中MP3子系统的优化设计.通过在SoC中增加多媒体加速器(MMA)模块和片上SRAM以及相关的软件优化方案,提出了一种基于低端精简指令集计算机(RISC)处理器核的面向多媒体应用(MP3)的SoC设计方法.该设计方法通过RTL验证,ADS(ARM Developer Suit)软件仿真,并通过MPW(Multi-Project Wafer)的流片已生产出实际芯片.在实际的芯片样机上得到了验证,达到了设计效果.     

基才ARM平台的MP3软解码算法研究与实现

为了减少功耗与降低成本,根据ARM芯片对C语言良好支持的特点,在深度剖析MP3解码算法、分析C语言在ARM芯片上编程的优化方法的基础上,通过软件形式实现MP3音频解码器,使一些无硬件解码器支持的ARM嵌入式系统完成MP3解码任务,从而实现基于ARM的嵌入式系统的MP3软解码器,可以有效地降低系统功耗,提高解码效率,更好地扩展和增强便携嵌入式系统多媒体功能。     

MP3随身听中的飞利浦解码芯片

MP3解码芯片,它的作用顾名思义就是将存储在介质上的MP3文件解码。它是MP3工作中最重要的一环,是影响MP3的音质表现的决定因素。MP3是一种有损压缩的格式,如果MP3播放器拥有优秀的解码芯片就能够更好地还原音频信号的质量,很大程度上弥补音频信号的损失。相反的话,低端的解码芯     

基于Innovus混合放置的布局规划方法优化

随着集成电路后端设计中宏单元数量增多，传统布局规划方法效率低且耗时，而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足，提出了一种优化的MP布局规划方法，通过控制宏单元通道空间和标准单元密度大小、固定边界宏单元位置及脚本修复TSMC芯片集成检查(TCIC)违例的方法解决MP技术存在的问题。研究结果表明，优化的MP方式保留了MP技术的性能、功耗和面积(PPA)优势，且相比于传统方式布线长度优化了28%,时序违例优化了65%,功耗优化了6.09%。该方案可为多宏单元大规模设计的布局规划提供参考。     

MP3解码芯片组及其应用

介绍了MICRONAS INTERMENTALL公司生产的MP3解码芯片组MAS3507D 和DAC3550A的内部结构及性能特点,并给出了利用MAS3507D和DAC3550A解码芯片组设计的MP3便携式系统的基本电路.     

高性能、低功耗多标准媒体处理器

VSP100媒体处理芯片具有低功耗和高性价比的特点，优化实现在手机、MP3／MP4、移动电视和大屏幕播放设备中的多标准和高质量视频播放功能。     

高性能、低功耗多标准媒体处理器

VSP100媒体处理芯片具有低功耗和高性价比的特点，优化实现在手机、MP3／MP4、移动电视和大屏幕播放设备中的多标准和高质量视频播放功能。     

Vivace多标准媒体处理器设计成功

数字媒体处理芯片公司Vivace Semiconductor（华视奇半导体有限公司）,近日宣布其VSPl00媒体处理芯片系列的第一款样片已研制成功,并向市场提供样片。VSPl00专门针对系统产品的需求,优化手机、MP3／MP4、移动电视和大屏幕播放设备中的多标准和高质量视频播放功能。芯片支持实时解码和多种视频格式的处理,开辟了通向D1高画质视频的直接途径。     

基于形态优化的激光快速成型产品设计系统

产品形态是吸引消费者购买产品的重要原因之一,为缩短产品研发周期优化产品设计,研究基于形态优化的激光快速成型产品设计系统。利用形态分析法获取产品形态设计要素,通过眼动追踪技术统计产品形态的眼动数据,采用方差法提取与产品形态关联度高的眼动数据,从而建立眼动追踪数据与设计要素的关系模型,获取形态优化设计结果。根据设计结果运用数据处理软件采集并处理产品数据,并通过反求软件将产品以三维CAD模型形式展示,对三维CAD模型实施切片与程序处理获取产品数控代码,利用激光快速成型技术加载数控代码制作出三维产品。实验结果表明,采用该系统方法可获取用户满意度较高的形态优化产品设计方案,设计效果逼真,且最终设计产品精度均在99%以上,充分验证了该系统的有效性。     

面向SDWSN的分布式高效熵节能分簇路由算法

为提高软件定义无线传感器网络（software defined wireless sensor network,SDWSN）的寿命并降低数据传输能耗,设计一种基于萤火虫算法（fireflyalgorithm,FA）和生物地理学优化（biogeography-based optimization,BBO）的混合优化算法,并基于该混合优化算法,设计一种分布式高效熵节能分簇路由算法（distributed high-efficiency entropy energy-saving cluster routing algorithm,DHEEC）,将能量熵和混合优化算法用于簇头选择。仿真结果表明,混合优化算法在标准函数上的表现优于其他算法,DHEEC的10%节点死亡轮数比IFCEER提高了约41.05%,比DEEC-FA提高了约13.89%,并提高了能量利用率。     

基于ADAMS的X光机俯仰机构设计仿真

针对国内某公司生产的X光机,当电机驱动X光机上的俯仰机构运动时,需要的驱动力较大且运动的平稳性较差问题,经研究发现是由其结构设计不合理所导致。为达到较小的驱动力和较好的平稳性,文中对俯仰机构采取ADAMS设计仿真研究。通过三维建立模型,然后导入ADAMS软件中,进行仿真优化,以期得到更加合理的结构。经ADAMS仿真优化后,驱动力为141.975 比初始驱动力155.71 减少了8.82%,机构运动平稳。     

H.264视频解码的软件优化

介绍了H.264视频解码原理,分析了基于Blackfin533的H.264解码的硬件平台和软件设计流程,重点讨论了C代码优化和汇编优化,最后对去方块滤波算法进行了具体优化,可缩短近10%的解码时间.     

基于ASPS的覆盖优化方法

覆盖优化是无线优化的核心之一,扫频数据是进行覆盖优化的最佳数据源,本文介绍了ASPS软件扫频模块的主要功能,并结合案例重点阐述了使用ASPS软件进行覆盖优化的流程和方法.     

一种CORBA中间件通信时延性能优化方法

CORBA 是一种广泛应用于软件无线电系统的中间件。为了满足软件无线电系统高实时性要求，本文提出基于 oneway 关键字的中间件通信时延性能优化方法。利用该方法，通信时延降低近 60%。     

GPS软件接收机实时化设计与实现

提出了基于软相关的12通道GPS软件接收机实时化的改进方法,主要针对耗时较多的信号检测模块和相关器进行算法优化和程序优化,并给出了改进前后的实际运行结果和性能分析,表明了所提出的优化方法是行之有效的。采用这些方法改进之后,实现了12通道实时接收的GPS软件接收机。     

基于SDR的WCDMA信令跟踪分析软件设计及实现

随着3G通信技术的迅速发展,网络优化是3G通信的重要工作,首先介绍了WCDMA系统无线资源控制层（RRC）的逻辑结构和功能,接着,基于软件无线电思想,设计了RRC层信令跟踪分析方案,实现了系统信息解析和RRC层资源管理的功能,为网络优化提供了可靠的依据。     

空间天文仪器中的铍镜结构优化设计分析

为了满足空间太阳望远镜的技术要求,进行了铍摆镜研制,掌握了高精度铍镜研制技术路线。光学检测面形精度RMS为0.012λ,满足技术要求。对铍摆镜结构进行优化设计改进。介绍了铍摆镜结构优化方法,用ANSYS中的APDL语言编译了摆镜结构优化程序,进行了铍摆镜结构优化。并利用Matlab软件编写了改进遗传算法组合优化程序,再次完成了铍镜结构优化,并进行了横向对比分析。结果表明:两结果都满足技术要求。以扇形孔铍摆镜为例,改进的遗传算法组合方法的优化结果(RMS,1.470E-6mm)比ANSYS零阶优化方法的优化结果(RMS,2.099E-6mm)降低了29.96%,优于铍镜检测结果,说明改进后的摆镜结构方案可行。铍镜的成功研制,为我国空间天文仪器大口径铍镜研究和应用奠定了基础。组合优化方法结合了改进遗传算法和ANSYS软件的优势,具有适应性高、优化能力强等特点,具有较好的鲁棒性,对类似工程结构或天文仪器结构优化具有一定的借鉴意义。     

Software Pipeline–Based Partitioning Method with Trade‐Off between Workload Balance and Communication Optimization

For a multiprocessor System‐on‐Chip (MPSoC) to achieve high performance via parallelism, we must consider how to partition a given application into different components and map the components onto multiple processors. In this paper, we propose a software pipeline–based partitioning method with cyclic dependent task management and communication optimization. During task partitioning, simultaneously considering computation load balance and communication optimization can cause interference, which leads to performance loss. To address this issue, we formulate their constraints and apply an integer linear programming approach to find an optimal partitioning result — one that requires a trade‐off between these two factors. Experimental results on a reconfigurable MPSoC platform demonstrate the effectiveness of the proposed method, with 20% to 40% performance improvements compared to a traditional software pipeline–based partitioning method.