串行Flash在图像存储系统中的应用

介绍串行SPI接口Flash存储器M25P64的工作原理,利用该Flash作为FPGA的代码配置芯片,同时用作图像存储系统的存储器.在图像采集系统中,利用DDR SDRAM存储器作为帧缓存,将需要存储的图像先写入DDR存储器,写入一帧图像后,从DDR中每次连续读出一行图像数据至Flash写缓冲,经Flash控制器模块写...     

基于USB3.0的LVDS高速图像记录系统的设计

针对USB2.0在图像数据传输中的局限性,提出了基于USB3.0实现LVDS高速图像数据存储系统的设计方法。设计以FPGA为逻辑控制中心,采用乒乓机制的双片DDR2 SDRAM对高速LVDS图像进行数据缓存、同时以交叉双平面编程方式对图像数据进行存储,最后通过USB3.0接口实现了系统与PC机之间的高速数据通信。实验结果表明,系统能够对LVDS图像以30MByte/s进行高速的存储,存储速率较常规编程方式提高了一倍;系统利用USB3.0接口快速地将Flash存储器中的图像数据上传到PC机中;同时具有输入/输出接口简单、体积小、稳定可靠等优点。     

基于FPGA的视频采集显示系统

设计实现一种基于FPGA的视频采集显示系统,包括视频图像的采集、处理与显示3个部分。视频图像部分采用CCD摄像头OV7670作为视频数据的采集,利用在FPGA中构建FIFO并配合SDRAM高速读写实现视频图像数据的高速缓存处理,使用FPGA中构建的Nios II嵌入式内核,实现对SDRAM的控制以及视频数据的TFT液晶实时显示。整个系统获得了较好图像采集、显示效果。     

基才FPGA的DDR2 SDRAM存储器用户接口设计

使用功能强大的FPGA来实现一种DDR2SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2SDRAM的存储控制器．由于该公司出产的这种存储控制器具有很高的效率,使用也很广泛,可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证,可知其完全可以满足时序要求,由综合结果可知其使用逻辑资源很少,运行速率很高,基本可以满足所有设计需要。     

DDR2 SDRAM控制器IP功能测试与FPGA验证

完成挂载在AHB上对DDR2 SDRAM进行操作的DDR2控制器IP模块的设计,并通过了相关的读写测试。利用Altera的Qsys平台,将得到的DDR2控制器IP挂载到NiosII上,搭建SoPC系统,完成软硬件协同验证。验证结果表明,该IP在StratixIV的FPGA核心芯片上共占用287个逻辑单元,DDR2的工作频率可达200 MHz。同时,开发出了一套将AHB总线接口的IP挂载到NiosII Avalon总线上进行FPGA验证的通用方法。     

SDRAM在头盔显示器系统中的应用研究

头盔显示器在很多领域正得到广泛的应用,它在微型显示器上显示高清晰度图像,应用一定的光学系统,在人眼前方形成类似于电脑显示屏的虚像,人们可以通过他来观看高清晰度视频图像。利用FPGA设计头盔显示器与HY57V643220 SDRAM之间的接口,主要研究将SDRAM应用于显示系统中作为图像数据存储器,采用FPGA实现其读写控制功能,并产生驱动LCoS成像所需的完整图像视频信号。     

基于FPGA的数据采集系统设计与实现

设计并实现了一种基于FPGA的高速数据采集系统,后端系统用于采集目标ADC芯片的数字输出,将采集后的数据传输至PC机再进行分析。数据采集系统采用DDR2 SDRAM存储、千兆以太网(Gigabit Ethernet,GE)传输设计,在Altera Stratix III FPGA平台上进行了测试与应用,最终成功采集1GByte的数据,连续没有数据丢失。     

基于FPGA的柱面投影算法的实现

介绍了圆柱面投影算法的基本原理,给出了基于硬件逻辑实现的系统设计,该设计基于Altera公司Cyclone III系列的FPGA,先将外部数据写入DDR2 SDRAM,然后用硬件逻辑来实现圆柱面投影算法,同时自动生成Cameralink时序提供给后端,并通过显示模块转化输出到LCD的DVI接口进行实时显示,通过显示的图像可看到,硬件逻辑实现的柱面投影达到了预期效果。     

基于FPGA的微光视频采集与预处理系统设计

针对当前微光视频图像采集与处理系统中数据处理量与系统实时性之间的矛盾,设计了一种基于现场可编程门阵列(Field Programmable Gate Array, FPGA)的实时信号采集与预处理系统。该系统以高性能Xilinx A7系列芯片为主控芯片,使用两片第二代双倍数据率同步动态随机存取存储器(Double-Data-Rate Two Synchronous Dynamic Random Access Memory, DDR2 SDRAM)作为核心存储器件,并定制超感光互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)传感镜头作为视频图像采集器件。完成系统的硬件设计之后,通过Xilinx Vivado平台以及Matlab进行软件系统的工程设计与仿真分析,实现了微光环境下视频图像的采集、存储、处理与显示的全过程。实验结果表明,该系统采集的微光视频图像实时性好、动态画面流畅。     

基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计

在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。     

基于AD9884A的高分辨率图像采集卡的实现

介绍了一种高分辨率图像采集卡的系统实现,该系统主要由AD9884A,FPGA,SDRAM,PCI总线控制器等构成,其中由FPGA实现器件的接口控制电路和图像数据压缩等功能,在FPGA的控制下,图像经采集压缩处理后通过PCI总线传送给PC机,达到实时存储的目的.     

基于GL0816传感器的高速线阵CMOS相机系统设计

为了满足印刷等高端工业检测中物体快速运动,需要大幅面、高行频、高分辨率图像采集等要求,研发了一款微米级高分辨率、高速线阵工业相机。首先,介绍了高行频、高分辨率国产CMOS图像传感器GL0816的功能与特点。然后,基于该芯片设计了一套高速大幅面高分辨率线阵工业相机系统,该系统采用FPGA作为整个系统的控制核心,以DDR3LSDRAM作为图像缓存器,以GigE vision2.0协议为输出标准,以SFP+作为高速图像输出接口。最后,搭建相机系统测试环境,对所设计的相机进行系统测试。结果表明:该相机系统行分辨率为8 192,可连续采集2 000行作为一帧图像输出,行频为50kHz,动态范围为57.32dB,信噪比为40.95dB,具有实时图像采集功能。该相机系统具有大幅面、高帧频、高分辨率、高信噪比、宽动态范围等优点,适用于印刷检测行业快速运动目标捕获成像及图像实时显示。     

高帧频数字摄像机显示系统设计

以Camera Link接口的高帧频数字摄像机具有输出帧频高、数据量大的特点,常规的监视器无法直接显示,限制了其在实时监测方面的应用,因此,高帧频数字摄像机的实时全分辨率显示具有重要意义。本文分析了高帧频摄像机数字口输出工作时序,针对其数据量大的特点,提出利用FPGA外部扩展SDRAM的方式存储缓冲图像数据的解决方案。该方案可灵活抽取SDRAM存储的部分数据帧来显示,实现高速图像数据流的帧频变换和时钟域变换,在相应的显示时序控制下,通过DAC转换成VGA视频格式以满足显示设备的需要,实现视频图像的稳定显示。     

基于CAN总线的高分辨率工业显示屏控制器

为了优化工业显示屏,提出一种利用CAN总线的优势来优化工业显示屏控制器的方法。该控制器创新点在于以CAN总线作为传输,控制键和数字输入键的命令集经CAN总线传输到STM32单片机,STM32单片机运算、转换数据后经内部FSMC接口发送给FPGA,FPGA控制数据发送到SDRAM,显示屏由FPGA控制取读SDRAM内部的数据并显示,最大通信距离可达10km,通信速率可达1 Mbit/s。经实验验证,能提高传输速率并且能支持多个设备和高分辨率显示。     

移动便携图像存储系统的设计

为满足Camera Link相机图像存储系统小型化、可移动、易携带的要求,设计了基于Xilinx公司V4系列现场可编程门阵列(FPGA)和TI公司6000系列数字信号处理器(DSP)相结合的硬件电路方案。首先,在FPGA的控制下图像数据缓存到一片SDRAM中,同时读出另外一片SDRAM中缓存的图像,经乒乓操作存储到两块固态硬盘中。其次,DSP与上位机用百兆网连接,在上位机的控制下,DSP从外部存储器接口(EMIF)中获取图像数据后,发送给上位机完成实时显示或者存储图像回放的功能。实验表明:在相机分辨率为640×480、帧频为100f/s且像素为10位时,该系统可以不丢帧地完成图像存储任务。在不需要实时显示的应用场合,系统可以单独完成脱机存储任务,满足Base型Camera Link相机的便携存储要求。     

高速弹丸位置坐标自动测量系统设计

为了精确测量高速弹丸穿越光幕靶瞬间的位置坐标,设计一种基于FPGA加DSP的实时图像处理板卡,采用处理板卡与嵌入式软件算法相结合的方式组成高速弹丸位置坐标自动测量系统。该系统可以设置相机面阵和线阵工作,使测量前端自动互瞄、自动组成光幕靶,提高系统自动化程度。设计基于FPGA的SATA硬盘阵列控制方法,保证高速图像的实时记录和回放。利用FPGA实现的PCIe接口保证上位机与板卡数据交换和通信的实时性。实验结果表明,本系统能够自动完成测量前的准备工作,高速弹丸的捕获概率超过99%,以中心点为原点的200mm直径范围内的测量精度优于1mm。本系统能够满足高速弹丸位置坐标的测量需求,具有捕获率高、精度高、实时性好等特点,有很高的实用价值。     

基于FPGA的视频实时边缘检测系统

于对视频图像检测与识别的需要,提出了一种基于FPGA的视频边缘检测系统设计方案,并完成系统的硬件设计.通过FPGA控制摄像头进行视频采集,双端口SDRAM对图像数据进行缓存,FPGA再对数据进行实时处理.实际采用DE2-115开发板和CMOS摄像头OV7670为硬件平台进行验证.结果表明,该系统具有实时性高,检测准确的特点,达到了设计要求.     

基于FPGA的红外图像采集与传输系统设计

结合FPGA的特点,以FPGA作为整个设计方案的核心,设计了一套红外图像采集以及远程传输系统。通过FPGA对红外图像采集前端、SDRAM以及网卡控制芯片RTL8019AS等实现逻辑控制,将采集的数字图像信号进行增强算法处理之后存储到SDRAM中,然后将数据从SDRAM中读出并封装成帧,通过以太网传输到远端PC机并显示。整个系统具有电路简单、功耗低、数据传输方便等优点,实验结果表明,系统性能稳定,能够达到预期目的。     

图像验证系统设计及FPGA实现

用于JPEG2000静止图像压缩编码FPGA实现的图像验证系统。整个系统平台是由一个并VICMOS电脑眼、两个FPGA芯片、UART接口以及外部缓存组成。为了对搭建的平台进行验证,将并口电脑眼采集的图像数据存储在外部SRAM中,然后通过UART接口传送到PC机中,并通过PC机端的串口接收程序把采集的图像显示出来。完成了图像采集模块和UART接口模块的verilog HDL模型描述,通过了仿真和逻辑综合,并下载到FPGA芯片中,编写了串口接收程序,成功地实现了系统的联机调试。     

基于FPGA的数字相机自动曝光技术研究

针对传统的自动曝光算法不能满足特殊光照条件的场合,在研究数字相机的工作原理及特点的基础上,实现一种以现场可编程逻辑器件(FPGA)为控制核心的数字相机自动曝光系统,提出了基于图像熵的一种新的自动曝光算法.工作在外触发下的数字相机通过CameraLink接口作为图像数据的输入,利用FPGA的高速并行性完成了数字图像数据的采集、数据流的缓存控制,并且综合分析了基于图像熵的图像分区自动曝光算法的原理和过程,给出了该算法具体的实现方法,最后将得出的曝光参数输出给相机以达到合适的曝光.经实验验证:该算法的曝光效果不但适用于普通光照,而且在特殊光照条件下同样能很好的曝光,不受光照条件的影响,提高了相机系统输出图像的动态范围.